나노 스트레인드 SOI(silicon-on-insulator) 웨이퍼의 두께를 최대 5나노미터(㎚)까지 줄일 수 있는 기술을 국내 연구진이 개발했다.
산업자원부의 ‘시스템집적 반도체기반기술 개발사업’을 수행하고 있는 한양대 박재근 교수팀은 “차세대 시스템반도체용 45㎚급 이하 소자에 적용할 수 있는 양산용 200㎚ 나노 스트레인드 SOI웨이퍼 기술 및 시제품을 개발했다”고 18일 밝혔다.
스트레인드 SOI 기술은 압력(스트레스)을 가해 반도체 실리콘의 원자를 각각 강제적으로 떨어지게 함으로써 반도체 웨이퍼 성능을 높이는 것으로, 원자가 다른 원자에서 떨어지게 되면 전자가 더욱 빠르게 이동할 수 있어 속도를 높일 수 있다.
신기술은 나노 스트레인드 SOI 웨이퍼를 양산할 수 있는 핵심 기술로, 지금까지 30∼50㎚ 두께가 일반적이었으나 이를 5㎚까지 얇게 줄일 수 있는 것이 특징이다.
이 기술을 적용해 개발된 시제품은 실리콘두께를 20㎚ 이하로 구현했으며, 전자 이동속도가 기존 웨이퍼보다 70% 향상된 것이 확인됐다. 이미 LG실트론에서 평가를 거친 단계로, 양산이 검토되고 있다.
나노 스트레인드 SOI 기술은 미국 IBM·인텔·모토로라, 일본 도시바 등이 치열한 경쟁을 벌이는 차세대 시스템반도체용 웨이퍼 기술로, 시스템반도체 분야에서 다소 뒤진 국내 업계는 이 기술에서 선진기업들에 비해 1∼2년 뒤진 것으로 분석되고 있다.
심규호기자@전자신문, khsim@
