자일링스, 데이터 처리 지연 개선한 FPGA용 25G 이더넷 IP 발표

자일링스코리아(지사장 안흥식)는 데이터 처리 지연을 줄인 프로그래머블반도체(FPGA)용 25G 이더넷 IP를 17일 발표했다. 데이터센터 애플리케이션 단에서 발생한 데이터 처리량 문제를 개선할 것으로 회사 측은 기대했다.

25G 이더넷 MAC과 PCS 로직코어(LogiCORE) IP 솔루션은 데이터센터의 설비 투자를 줄인다. 랙 최상단에 설치한 스위치와 서버 간 프론트 패널 대역폭을 10G에서 25G까지 2배 이상 늘려 성능을 획기적인 수준으로 끌어올린다고 회사 측은 설명했다.

자일링스의 25G 이더넷 MAC 및 PCS 로직코어 IP는 17일부터 20일까지 미국 루이지애나주 뉴올리언스에서 열리는 슈퍼 컴퓨팅 2014에서 선보일 예정이다.

배옥진기자 withok@etnews.com