STT-M램(스핀주입 자화반전 메모리)은 D램 일부 영역을 대체할 수 있는 가장 유력한 차세대 메모리로 꼽힌다. D램은 10나노대 중반 이하로 갈수록 기술 장벽이 높아져 상용화가 어렵다. STT-M램은 D램의 가장 중요한 특성인 고속 스위칭을 구현하고 다른 차세대 메모리보다 신뢰성이 높아 D램을 일부 대체할 가능성이 가장 높은 것으로 꼽힌다. STT-M램은 특정 박막에서 전자스핀 방향을 조절해 전류 흐름을 제어하는 신기술이다. 전류 흐름을 저항 차이로 읽어 데이터를 0과 1로 구분한다.
무엇보다 STT-M램은 D램보다 구조가 간단해 미세화가 상대적으로 용이하다. D램은 커패시터에 데이터를 저장하는데, 칩 크기가 줄어들면 셀과 커패시터 크기도 작아져서 특성에 오류가 발생하기 쉽다. 고집적 반도체를 구현하기 위해 커패시터를 입체적 구조로 만드는데 집적도가 높아질수록 커패시터 높이가 높아지고 구조가 복잡해지는 게 단점이다.
기존 M램은 90나노급, 최대 1Mb 저용량 제품이 상용화됐으나 STT-M램은 20나노 이하 구현이 가능하고 기존 D램보다 훨씬 간단한 구조로 저전력을 실현할 수 있다.
그럼에도 불구하고 STT-M램 상용화까지는 갈 길이 멀어 보인다. 메모리 반도체가 아무리 높은 성능과 낮은 전력을 구현해도 신뢰성을 보장할 수 없으면 상용화할 수 없기 때문이다. 기존 D램의 강점이 높은 신뢰성인 만큼 새롭게 시장에 진입하더라도 D램 수준 신뢰도를 보장하는 게 숙제다.
반도체 신뢰성 연구는 칩이 미세화될수록 중요해진다. 기업은 당장 차세대 메모리 소자 개발에 집중하기에도 벅차다. 기업이 차세대 반도체 신뢰성 연구를 최근에야 시작한 이유다.
삼성전자와 SK하이닉스를 제외하면 국내에서 차세대 소자를 만들 수 있는 인프라는 없다. 국내 대학 연구진은 해외 선진 연구기관에서 소자를 제작할 수밖에 없다.
차세대 반도체 시장에서도 한국이 주도권을 쥐기 위해서는 차세대 STT-M램의 상용화를 앞당기는 신뢰성 연구에 역량을 쏟아 부어야 한다.
그나마 국내에서는 지난 2013년부터 미래 반도체 소자 개발사업에서 10나노미터급 STT-M램 기술과 함께 신뢰성을 떨어뜨리는 요인을 분석하고 이를 극복하는 회로를 설계하는 신뢰성 중심 연구를 진행하고 있다. 이 과제는 STT-M램의 신뢰성을 높여 상용화 시기를 앞당기는 데 초점을 맞췄다.
현재 STT-M램에 사용하는 자기터널접합(MTJ)에 사용하는 막 두께는 1나노급으로 상당히 얇다. 이번 연구에서 이 막이 열화되는 현상을 밝혔고 올해 MTJ 소자를 직접 만들 예정이다. 한양대 내에 요소 기술을 포함한 샘플을 제작하고 각 요소 기술 특성에 따른 박막 열화 현상 연구를 할 수 있는 인프라를 갖춘다. 40나노급 MTJ를 제작해 신뢰성을 검증하는 연구를 3차연도(2015년) 중에 시작한다.
이 과제 최종 목표는 신뢰성 열화를 극복한 회로를 제작해 기업에 기술을 이전하는 것이다. 열화 모델링을 기업과 연구팀이 각각 검증·비교해 최적의 결과물을 도출한다. STT-M램에서 발생할 수 있는 불량 셀을 미리 파악하고 걸러내는 기술을 확보하는 것이다. 신뢰성을 예측할 수 있으니 취약점을 사전에 보완 가능하므로 상용화를 시작하면 수율을 끌어올릴 수 있다. 불량 셀을 차단·보상하는 기법을 일찍 확보하게 돼 차세대 메모리 기술 경쟁력을 높인다.
이 과제를 총괄하는 송윤흡 한양대 융합전자공학부 교수는 “차세대 메모리는 세계적으로 상용화 사례가 없어 다양한 불량 가능성이 발생한다”며 “소자 기술도 중요하지만 세계 최초 제품이 시장에 채택되려면 신뢰성이 가장 중요하고 결국 상용화도 신뢰성에 따라 앞당길 수 있다”고 강조했다.
또 “반도체 미세화는 앞으로 열, 전기, 물리적 스트레스에 의한 열화 기술을 얼마나 잘, 빠르게 해결하는지가 관건”이라며 “세 가지 스트레스에 대한 예측 기술은 기업이 미리 확보하기 어려운 만큼 대학과 공조한 선행 연구개발로 상용화 시기와 기술 수준을 앞당기는 효과를 기대할 수 있다”고 말했다.
배옥진기자 withok@etnews.com
