세계 1위 반도체 노광장비 업체인 네덜란드 ASML이 차세대 극자외선(EUV) 장비 레이저 소스파워를 250와트(W)까지 끌어올렸다. 시간당 웨이퍼 처리량을 대폭 늘릴 수 있는 계기를 마련했다.
반도체 장비 재료 후방 산업계는 들썩이고 있다. EUV 노광장비가 양산라인에 도입되면 회로 패턴을 그리는 더블, 쿼드 패터닝 공정이 크게 줄어들 것으로 관측된다. 이 경우 신규 라인 증설 시 증착·식각장비 주문이 일부 감소할 수 있다. 재료 사용량 역시 줄어든다. 다(多) 패터닝 공정에서 활용되던 반도체 설계자동화툴(EDA) 활용 횟수도 기존 대비 낮아질 것으로 관측된다.
17일 업계에 따르면 ASML은 지난주 미국 샌프란시스코에서 열린 세미콘웨스트 2017 전시회에서 EUV 노광장비 소스파워 250W를 구현했다고 공식 발표했다. 현재 인텔이나 삼성전자 등 대형 반도체 업체가 테스트 용도로 구매한 EUV 장비 NXE:3350B의 소스파워는 125W다. 이 보다 파워 수치를 두 배 올린 것이다.
EUV는 자연계 모든 물질에 흡수되는 독특한 성질을 지녔다. 심지어 공기에도 흡수된다. ASML은 광원이 웨이퍼에 닿기 전 대부분 소멸되는 문제를 해결하기 위해 소스파워를 높이는 데 기술 역량을 집중해왔다.
마이클 러셀 ASML 전략마케팅 이사는 “모두가 불가능하다고 말했지만 EUV 레이저 소스파워는 2012년 25W에서 5년이 지난 현재 10배나 향상됐다”면서 “새로운 시대가 열리고 있다”고 설명했다.
ASML은 250W 소스파워를 달성한 EUV 노광장비를 내년 출하하는 것이 목표라고 설명했다. 이 장비는 시간당 웨이퍼 처리량(WPH:Wafers Per Hour)이 지금보다 두 배 높은 125장을 달성할 수 있다. 하루 약 3000장 웨이퍼를 처리할 수 있는 성능이다. 현재 반도체 업계의 양산라인에서 주력으로 활용되는 이머전 불화아르곤(ArF) 노광장비의 일 처리량(5000~6000장)보단 여전히 낮은 수치지만 일부 패턴을 그릴 때 EUV를 적극 활용하면 전체 생산단가를 낮출 수 있다고 ASML은 설명했다.
업계에 따르면 28나노 칩과 비교해 7나노 칩 생산 단가는 9배나 높다. 회로 선폭이 좁아지면서 패터닝을 여러 회 수행하기 때문이다. 현재 이머전 ArF 장비로 28나노 칩을 생산하려면 리소그래피 공정을 6회 수행하면 된다. 그러나 7나노에선 이 수치가 34회로 늘어난다. 일부 민감한 회로 패턴에서 EUV 장비를 쓸 경우 이 횟수는 9회로 크게 줄어든다. EUV 장비 대당 가격이 1000억원을 크게 웃돌 정도로 비싸지만 공정비용이 절감되기 때문에 전체적으로는 보다 경제적으로 차세대 칩을 생산할 수 있다는 것이 ASML의 설명이다.
인텔과 삼성전자, TSMC, 글로벌파운드리(GF)는 모두 7나노 시스템반도체 생산 공정에 EUV 노광장비를 활용할 계획이다. 당장 올해부터 주문이 몰리는 것으로 전해지고 있다. 삼성전자와 SK하이닉스 등 D램 업체도 차차세대 10나노 D램 공정에 EUV를 활용할 예정이다.
EUV 노광장비가 양산라인에 본격 도입되기 시작하면 후방 산업계 희비가 엇갈릴 것으로 보인다. 장비를 공급하는 ASML은 물론 EUV 노광용 포토레지스트(PR)를 공급하는 일본 JSR 등은 수혜가 예상된다. EUV 마스크, 마스크를 보호하는 펠리클, 검사장비 등 EUV 관련 부품, 장비, 소재를 성공적으로 개발한 업체가 수혜를 볼 전망이다. 증착·식각장비를 주로 공급하는 어플라이드머티어리얼즈, 램리서치는 장비 출하량이 다소 줄어들 수 있다. 비슷한 장비 품목을 공급하는 국내 장비 업체에도 일부 부정적 영향이 예상된다.
업계 관계자는 그러나 “초기 EUV 장비 활용은 일부 박막에만 국한되는 만큼 단기간 내 매우 급격한 실적 하락은 없을 것”이라고 설명했다.
한주엽 반도체 전문기자 powerusr@etnews.com