![삼성전자 2세대 10나노급 D램과 해당 D램을 탑재한 메모리 모듈.](https://img.etnews.com/photonews/1712/1026190_20171220145040_643_0001.jpg)
삼성전자가 세계 최초로 10나노급 2세대(1y나노) D램을 양산한다. 기존의 10나노급 1세대(1x나노) 제품과 비교하면 웨이퍼 한 장에서 뽑아낼 수 있는 칩 수가 무려 30% 증가한다.
삼성전자는 지난달부터 1y 공정 8기가비트(Gb) DDR4 D램을 양산했다고 20일 밝혔다. 1y나노 D램 양산은 삼성전자가 최초다. 삼성전자는 지난해 2월 10나노 1세대(1x나노) D램 시대를 열었다. 21개월 만에 다시 미세 공정의 한계를 극복한 것이다.
신제품에는 혁신 설계 기술이 적용됐다. D램은 커패시터 내 전하 저장 유무로 0과 1을 판단한다. 8Gb D램에는 80억개의 커패시터가 내장된다. 문제는 회로 선폭이 미세화되면 일정량의 전하를 저장해야 하는 커패시터 바닥 면적 역시 줄여야 한다. 바닥 면적을 줄이면서 저장 공간을 유지하려면 커패시터를 더 높게 만들 수밖에 없다. 이 경우 공정 과정에서 커패시터가 기울어져 인접 커패시터와 붙거나 심하면 무너질 수 있다. 최근 D램 미세화가 더디게 이뤄지는 이유는 바로 이러한 커패시터 설계 문제를 풀기 어려웠기 때문이다.
삼성전자는 1y D램 공정에서 커패시터 크기를 과감하게 줄였다. 이처럼 커패시터 크기가 줄어들면 전하 저장량도 감소된다. 0과 1을 판단하기 어렵다는 의미다. 삼성전자는 초고감도 증폭 기술 기반의 데이터 센싱 시스템을 접목했다. 이로써 저장된 전하량이 적어진다 해도 0과 1을 명확하게 판별한다.
전문가는 이 같은 증폭 센싱 시스템이 D램 공정 미세화 난제를 푼 혁신 기술이 될 것이라고 기대했다. 삼성전자 관계자도 '게임 체인저'가 될 것이라고 설명했다.
1y D램에는 2세대 에어 갭 기술도 적용된다. 에어 갭은 전류가 흐르는 비트라인 주변의 매우 좁은 영역을 특정 물질 대신 절연 효과가 뛰어난 공기로 채우는 공정 기술이다. 불필요한 전하량을 최소화, 초고감도 셀 개발이 가능하다. 셀 배열 집적도를 향상시켜서 칩 사이즈를 대폭 줄일 수 있다. 생산성 30% 향상이 가능해진 배경이다. 성능도 크게 좋아졌다. 1y D램은 1x D램보다 속도는 10% 이상 향상되고 소비 전력은 15% 이상 절감됐다.
진교영 삼성전자 메모리사업부 사장은 “발상을 전환한 혁신 기술 개발로 반도체의 미세화 기술 한계를 돌파했다”면서 “앞으로 1y나노 D램 생산 확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해서 초격차 경쟁력을 더욱 강화할 계획”이라고 밝혔다.
삼성전자는 1y D램으로 서버용 DDR5, 모바일용 LPDDR5, 슈퍼컴퓨터용 고대역메모리3(HBM3), 초고속 그래픽용 GDDR6 등 차세대 프리미엄 D램 시장을 공략할 계획이다. 1y나노 D램 모듈은 CPU 업체 실장 평가를 이미 완료했다.
한주엽 반도체 전문기자 powerusr@etnews.com