올 하반기부터 오는 99년 상반기까지 4년간 총 9백70여억원(정부지원 약 3백 88억원)이 투입되는 HDTV용 주문형 반도체(ASIC)개발계획안이 마련됐다.
12일 통상산업부에 따르면 HDTV용 ASIC개발을 위한 기획사업을 맡은 전자부 품종합연구소(KETI)는 지난해 6월에 완료된 1단계 HDTV 핵심기반기술 개발에 이어 올 하반기부터 시작되는 2단계 사업에서는 캐비닛 크기의 수상기 회로를 ASIC화하는 개발계획안을 마련、 최근 워크숍을 통해 발표했다. 관련기사 3면>즉 1단계에서 개발완료된 HDTV 기초기술은 인쇄회로기판(PCB) 20장이 채용되고 소비전력 3㎞인 캐비닛 크기의 동작회로를 형성하는 수준에서 그쳤으나 2단계에서는 PCB를 단 2장으로 줄이고 소비전력을 수백W로 낮추는 소형화된 동작회로를 산업계.학계.연구소 및 관련기관 등이 공동참여해 분담연구하는 방식으로 개발한다는 것이다.
이 개발계획에 따르면 KETI측은 총괄주관기관이 돼 시스템 설계.통합시험 및평가와 함께 변복조부위(디멀티플렉서:1블록)를 맡고, 비디오 디코더 및 디 스플레이 프로세서(2블록)와 채널 및 오디오 디코더(3블록)는 기업들이 각각분담수행하며 선행기술 기초연구는 학계에서 참여하는 방식으로 추진된다.
이를 통해 1차연도(95년 7월~96년 6월)에는 약 2백30억원을 들여 데이터 수신부 오디오/비디오 처리부、 트랜스포트 등의 계층구조 연구와 각사별로 분담하는 채널 및 오디오 디코더의 프로토타입 제작、 ASIC코어 구조설계 연구 등을 추진하게 된다.
2차연도(96년 7월~97년 6월)에는 2백80억여원을 투입、 칩의 ASIC설계 및 시뮬레이션과 각사별 프로토타입 시스템의 통합시험과 평가환경 구축에 나서게된다. 3차연도 97년 7월~98년 6월)에는 2백53억여원을 들여 칩세트와 시제품을 1차 로 제작, 성능평가하고 실장시험 등을 통해 이를 수정.보완해 재설계하게 된다. 4차연도 98년 7월~99년 6월)에는 약 2백10억원을 들여 2차 칩세트 및 시제품 제작과 성능평가를 실시하면서 필드에서의 송수신 시험을 통해 개발된 ASIC 의 신뢰성을 확보할 계획이다.
또 HDTV용 ASIC 국산화개발을 효율적으로 추진하기 위해 시스템 규격연구 및설계를 위한 기술교류회를 구성해 당분간 월 1회 이상 워크숍을 갖고 실무추 진협의회와 연구협의회를 구성、 운영할 계획이다. <이윤재 기자>