현대전자(대표 정몽헌)는 최근 칩 크기를 절반으로 줄일 수 있는 0.35미크론급 상보성 금속산화막 반도체(CMOS) 비메모리 반도체 제조기술을 국내 첫 개발했다고 4일 발표했다.
현대전자는 美현지법인(HEA)의 자회사인 심비오스로직社와 지난 1년6개월간 공동개발한 동작전압 3.3V, 최소 선폭 0.35미크론의 5층 금속배선 CMOS제조기술을 이용해 시험제작한 1백만 트랜지스터를 집적한 22만 게이트급의 칩이 웨이퍼 상에서 성공적인 동작상태를 나타냈다고 밝혔다.
현대는 이 기술을 본격 채용하기 위해 최근 고에너지 이온 주입, 쌍극성 게이트, 자기정합 실리사이드, 화학적, 기계적 폴리싱(CMP) 및 텅스텐 매립(W-Plug) 등 기존의 공정기술과 다른 신개념의 단위공정기술 및 시스템을 이천공장에 구축하고 있는데 내년부터 고성능 비메모리 반도체인 마이크로프로세서(MPU), 위성방송 수신용 세트톱박스에서 전기적 신호를 변복조시켜 주는 핵심반도체인 QPSK 및 QAM 칩 생산에 본격 적용해 나갈 계획이다.
현대는 이 기술을 적용할 경우 종전의 0.5미크론급 3층 금속배선의 CMOS기술보다 칩 크기를 50% 이상 줄일 수 있을 뿐만 아니라 칩의 고밀도화와 고성능화 실현이 가능해 미, 일의 선진 비메모리 반도체 제조기술과의 격차가 최소화될 것으로 기대하고 있다.
<김경묵 기자>