한국전자통신연구원(ETRI)은 자체 개발한 반도체 설계용 CAD시스템 「LODECAP」의 효율성을 높이기 위해 사용자들이 서로 개발정보를 공유할 수 있도록 「LODECAP 설계자그룹(LDG)」을 결성한다.
ETRI 반도체연구단은 국내 중소업체의 주문형반도체(ASIC)제조환경을 개선하기 위해 「LODECAP」을 지난해부터 무상으로 제공하는 한편 이의 성능 개선과 매크로 셀 데이터 등 개발 성과물들을 공유할 수 있도록 ETRI 자동설계연구실과 공동으로 LDG 관련 사업추진팀을 구성, 지난 15일 서울, 경기지역의 정보통신 관련 중소업체를 대상으로 「LDG 운영에 관한 설명회」를 개최하고 본격적인 그룹 결성 작업에 착수했다.
LDG에 가입한 업체나 대학은 「LODECAP」 기초사용법을 교육받은 후 이 소프트웨어를 포함한 각종 ASIC 설계용 CAD 환경을 무상으로 지원받음은 물론 정통부의 중소기업 ASIC 지원사업 선정시에도 우선권을 부여받게 된다.
또한 ETRI는 LDG 회원사들간의 정기적인 모임을 통해 「LODECAP」의 기능 개선을 위한 의견을 수렴하고 각사가 개발한 정보통신 관련 기능블럭을 하나의 라이브러리로 구축,이를 무상으로 공유케함으로써 ASIC 개발의 효율성을 높일 방침이다.
ETRI 반도체연구단의 남기수 부장은 『지난해 20여개 대학을 대상으로 LDG를 운영해본 결과 ASIC 설계환경 구축에 매우 효과적이라는 평가를 받은데 힘입어 이번에 중소업체로까지 LDG 결성을 확대하게 됐다』고 말하고 중소기업 LDG는 40∼50의 회원으로 운영할 방침이라고 설명했다.
<주상돈 기자>