반도체 미세회로 공정 기술의 한계는 어디까지인가.
요즘 PC에 채용되는 주력 메모리 반도체인 64MD램 3세대 제품의 크기는 1백10㎟ 안팎. 최근 양산을 시작한 4세대 제품은 50㎟ 수준에 불과하다. 여기에 기록할 수 있는 데이터의 양은 신문지 영문 기준으로 5백20쪽, 2백자 원고지 2만1천장이나 된다.
이처럼 엄청난 양의 데이터를 기록하는 반도체 크기가 엄지손톱보다도 작을 수 있는 비결은 끊임없이 발전하는 미세회로 공정 기술 덕분이라 할 수 있다.
미세회로 공정이란 반도체의 집적도를 높이기 위해 웨이퍼에 그려넣는 「회로선」의 굵기를 더욱 가늘게 만드는 기술이다. 현재 주력으로 사용되는 미세공정 기술은 0.35∼0.22㎛(1미크론:1백만분의1m). 3천분의1∼4천분의1㎜ 두께인 선을 웨이퍼 위에 그려넣는 것이다. 하지만 앞으로 나타날 미세 기술은 일반인의 상상을 초월할 정도로 놀랍다.
최근 미국 반도체산업협회(SIA)는 반도체 기술 발전 예상도라 할 수 있는 이른바 「반도체 기술 로드맵」을 대폭 수정했다.
우선 D램 분야에서는 불과 2년전인 97년초 발표한 로드맵에서 2003년으로 예견했던 0.13㎛ 기술의 등장 시기를 2002년으로 1년 앞당겼다.
0.10㎛과 0.07㎛ 미세공정 기술의 개발 시점도 2005년과 2008년으로 각각 1년씩 앞당겨질 것으로 예상했다.
공정기술에서 D램보다 한세대 앞서가는 마이크로프로세서 분야는 이보다 훨씬 빠른 속도의 기술 발전 모습을 보여줄 것으로 예견하고 있다.
0.10㎛ 기술은 2002년, 0.07㎛은 2005년, 0.05㎛ 기술은 2008년에 마이크로프로세서 제조공정에 적용될 것으로 내다봤다. 이 또한 2년전의 예상을 1년 이상씩 앞당긴 것이다.
<최승철기자 scchoi@etnews.co.kr>