민병열
◇1968∼1972 서울대 공과대학 응용화학과 학사
◇1972∼1974 서울대 공과대학 고분자공학과 석사
◇1977∼1982 Polytechnic Institute Of New York 고분자공학 전공
◇1982.6∼84.5 IBM 왓슨연구센터 박사후 과정
◇1984.6∼86.8 트릴로지시스템 엔지니어
◇1986.8∼92.7 디지털 이퀴프먼트 엔지니어
◇1992.7∼96.12 마이크로 모듈시스템스 부장
◇1997.1∼98.1 VLSI 테크놀로지 부장
◇1998.2∼98.7 아남반도체 제품개발 2팀장 상무이사
◇1998.12∼현재 아남반도체 기술연구소 소장
향후 4년간 세계 전자산업은 연평균 6.4% 성장할 것으로 예측된다. 이는 세계 경제 성장률의 2배가 넘는 고도성장이다.
이러한 고도성장을 예상케 하는 주요 요인으로 인터넷접속 컴퓨터 산업발전과 정보공유를 위한 클라이언트 서버의 네트워크 및 초고속 메모리용 반도체 기술에서 온 컴퓨터산업을 꼽을 수 있다. 또한 이동전화와 무선데이터 터미널 및 와이어리스 인프라, 그리고 통신과 LAN의 결합 등이 커뮤니케이션 산업의 성장을 이끌고 있다.
현재 전자산업의 약 65%를 이들 두 산업이 차지하고 있으니 오늘날 전자산업을 대표한다 해도 무리가 아니다. 앞으로도 두 산업의 역할은 더욱 늘어 날 것으로 보이며, 향후 전자산업을 주도할 것으로 예상된다. 이들 두 산업의 핵심은 두말할 것도 없이 반도체 기술의 발전이라 해도 과언이 아니다.
전자제품의 동향은 다기능화되며 여기에 소형화와 아울러 시장 경쟁력에 부합되는 낮은 가격을 요구하고 있다. 이러한 추세는 끊임없이 추구되며 각 기업마다 많은 연구 투자가 이뤄지고 있다.
특히 제품의 가격경쟁과 소형화 지향은 휴대형 제품에서 두드러지며 끝이 보이지 않을 정도로 경쟁이 치열하다. 앞으로 제품의 디지털화가 가속되고 무선 인프라가 확보되면 또 한번 새로운 시장의 선점을 위한 불꽃튀는 경쟁이 될 전망이다.
이들 제품의 핵심적인 역할을 하는 반도체도 곧바로 영향을 받아 반도체 부품의 코스트 다운과 소량화로 이어지고 있다.
컴퓨터산업과 통신산업에서 사용되는 반도체 수량이 전체 생산량의 약 75%를 차지하고 있고 앞으로 두 산업에서 반도체 소모량이 늘어날 전망이다. 이렇듯 두 산업의 흐름이 반도체 기술동향과 직결된다고 봐도 될 것이다. PC와 이동 전화 제품의 가격경쟁이 반도체 코스트 다운으로 이어지고 제품의 경박단소화가 핵심부품인 반도체를 더욱 작게 만들도록 유도하고, 제품의 다기능화가 고집적화를 유도하고 있다.
그림1은 컴퓨터가 축소화되는 과정을 연도별로 나타내고 그안에 실장되는 당시의 대표적 반도체패키지 기술성향을 나타낸 것이다.
70년대 소형 냉장고 크기 정도의 컴퓨터에서 80년대는 데스크톱 PC로, 현재는 주머니에 넣고 다닐 정도로 소형화됐다. 그러나 성능은 점점 더 우수해지는 것을 주목할 필요가 있다.
이 흐름에 맞춰, 사용되는 반도체도 더욱 작아지고 가벼운 패키지로 경박단소화를 거듭하고 있다.
70년대 컴퓨터에 실장되던 반도체패키지는 PDIP와 PGA 등 부피가 큰 스루 홀 타입(Thru Hole Type)이었고 80년대는 QFP와 SOIC 등 표면실장형 패키지가 주종을 이루었다.
90년대 들어 실장효율을 더욱 높일 수 있는 칩 크기만한 CSP(Chip Size Package)가 개발되었는데 이는 I/O의 면배열이 가능하여 칩 크기만한 패키지에 다핀화할 수 있기 때문에 가능한 것으로 이동전화와 전자수첩 등 휴대형기기의 소형화에 결정적인 몫을 담당했다.
최근 몇 년 사이에 인터넷 사용이 확대되고 휴대형 전화기 및 전자기기의 사용이 폭발적으로 증가됨에 따라 반도체 수요가 급증하고 있다. 각종 전자 장비와 컴퓨터 등의 기능에 대한 다양하고 광범위한 요구들을 수용하기 위해 반도체의 다기능화와 다품종이 탄생하게 되었고, 이러한 요구에 맞춰 작고 가벼우면서도 성능이 뛰어나고 가격 또한 저렴한 부품을 생산하기 위한 패키징 기술이 매우 빠르게 발전해 가고 있다.
최근 대표적인 예로 시스템패키징과 웨이퍼레벨패키징 기술이 그것이다. 시스템패키징은 은 기판위에 여러 소자들을 결합하여 하나의 모듈형 패키지로 만드는 것으로 비용절감과 함께 전기선로의 경로가 짧아 손실없이 칩의 기능을 기기에 전달할 수 있으며 전자제품의 크기를 줄일 수 있다.
웨이퍼레벨패키징은 웨이퍼에서 칩으로 절단하여 낱개의 칩을 패키징하던 칩레벨패키징공정을, 웨이퍼상태에서 패키징과 테스트한 후 낱개의 완제품으로 절단하는 패키징방법이다.
기존 패키징 방법보다 공정이 줄고 웨이퍼상태로 모든 공정을 거치게 되므로 비용절감이 기대된다. 또한 패키지의 크기도 칩크기와 동일하여 전자기기를 소형화하는데 큰 이점이 있다.
패키지 크기를 비교하기 위해 OPAMP 디바이스를 예로 들면, 8 레드(Lead) SOP로 조립하면 패키지 크기가 5×3mm인데 비하여 웨이퍼레벨패키지는 1.5×1.5mm 크기로 줄일 수 있다.
웨이퍼레벨패키징은 비용, 크기 그리고 전기적 성능에서 기존 패키지보다 이점이 많기 때문에 향후 적극 채용될 전망이다. 시스템패키징기술과 함께 사용함으로써 더 큰 효과를 얻을 수 있을 것이다.
현재까지 개발된 웨이퍼레벨패키징 기술을 주요 공정별로 나누어 보면 첫째, I/O를 재배치(I/O Redistribution)하는 기술로 박막기술을 사용하여 메탈라인을 입혀서 솔더 웨터블메탈로 처리한 뒤 솔더 범핑하는 것이다.
둘째, 웨이퍼 상태에서 솔더 범프(Solder Bump)나 오 범프(Au Bump)후 웨이퍼상태로 몰딩하여 범프된 금속이 노출될 때까지 주조된 부분을 갈아낸 후 솔더 범프하는 방법이다.
셋째, 웨이퍼의 금속패드위에 금이나 솔더를 범프하여 돌출된 범프를 직접 보드에 붙이는 기술이다.
네째, 웨이퍼를 파셜 소잉(Partial Sawing)하거나 에칭한 후 메탈 트레이싱하여 패키징하는 방법이다. 다섯째, 웨이퍼에 폴리이미드 회로테이프를 붙여서 I/O를 재배치하여 와이어 본딩 후 인캡슐레이션(Encapsulation)하는 방법 등이 있다.
궁극적으로는 첫째 기술인 웨이퍼 상태에서 직접 I/O를 재배치하는 기술을 선택할 것으로 보는데 이 기술은 패키징 기술에서 팹기술을 도입한 것으로 많은 투자와 첨단기술이 요구되며 현재의 상황으로는 비용이 높다.
따라서 중간 단계로 회로테이프를 인터포저(Interposer)로 사용하여 I/O를 재배치한 웨이퍼레벨패키지를 개발한 방법도 있다.
아남에서 개발한 이 방법은 기존 공정의 장비와 기술 등의 인프라를 활용할 수 있기 때문에 제품의 품질과 원가에 이점이 많다.
웨이퍼레벨패키징 기술의 대량생산화가 세계적으로 아직 보편화 되어 있지 않은 이유 중 가장 큰 요인은 가격일 것이다.
사용자들은 기존의 QFP/SOIC/BGA와 같이 현재 상용화되어 있는 반도체 패키지와 동등하거나 그 이상의 성능과 신뢰성 및 실장성을 원한다. 그러나 가격에 대해서는 아주 민감하여 아무리 뛰어난 성능과 이점이 많다 하더라도 비싼 패키지의 채용은 대단히 보수적이다.
웨이퍼레벨패키징이 안고 있는 몇가지 기술적 과제를 들어 보자. 우선, 칩위에 외부접속단자 배치에 공간상의 제약이 있다. 반도체의 비용절감을 위해서는 집적도를 높이는 것이다. 칩점유 면적을 줄이고 정해진 웨이퍼내에 더 많은 칩을 더 높은 수율로 생산하는 것이다.
따라서 칩은 점점 미세패턴으로 생산되고 칩크기가 작아져 단자를 배치할 자리가 적어진다. 단자의 수는 단자 크기를 작게 함으로써 늘어날 수 있지만 그에 상응하는 연결고리의 신뢰성은 떨어지게 된다.
그 다음 기술적 과제는 웨이퍼 수율이 높아야 한다. 한 웨이퍼에서 불량이 많은 경우 웨이퍼레벨패키징 방법은 오히려 비용을 상승시키는 요인이 된다. 따라서 팹의 공정이 안정되지 않은 초기 개발제품에 적용하기 어렵다.
wsCSP는 종래부터 사용한 패키지 기술과 인프라를 최대한 활용하여 개발된 제작된 제품이기 때문에 기존 반도체 패키지에서 인증된 신뢰성을 충분히 만족한다.
특히 반도체 패키지의 보드실장시 문제되는 내습성 테스트(85℃, 85% RH, 168시간 흡습 후의 235℃에서의 Reflow 3회)에서도 패키지박리 등의 문제는 없었다.
또 사용자의 가장 큰 걱정거리 중 하나인 열충격 테스트에서 오래 견딜 수 있는 신뢰성인데, 마더보드실장 후의 템프 사이클 테스트에서 초기불량 발생까지의 수명이다. 이 실험결과는 보드와 칩사이의 열적 스트레스를 완충시키는 접착제를 사용하고 있기 때문에 우수한 신뢰성이 검증되고 있다.
wsCSP의 전기적 특성에 있어서는 양산중에 있는 CSP인 μBGA와 이번에 소개하는 wsCSP, 그리고 박형 메모리패키지의 대표인 TSOP, 이 3 패키지의 전기적 특성 결과를 표에 나타냈다.
μBGA와 wsCSP의 배선구조는 비슷하고, 빔레드(Beam Lead)와 골드와이어(Gold Wire)접속이 다를 뿐이다. μBGA와 wsCSP 모두 TSOP보다 훨씬 우수한 전기적 특성을 보여주고 있다. 이것은 와이어 길이가 상당히 짧은 점에 기인한다.
램버스(Rambus) DRAM 등에서 요구되고 있는 800㎒동작으로의 대응에서도 μBGA 또는 wsCSP는 충분히 사양을 만족할 수 있지만, TSOP에서는 이렇게 높은 주파수 동작에는 견딜 수 없다. 확실히 플립칩형 CSP 또는 I/O 재배치형 웨이퍼레벨패키지는 보다 고속동작에 적합한 구조지만 wsCSP의 전기 특성도 그러한 것에 결코 뒤떨어지는 것은 아니다.