반도체용 인쇄회로기판 전문생산업체 심텍(대표 전세호)은 최근 미국 반도체 패키지 디자인 전문설계업체 테세라와 재휴, 초고속 램버스 D램, DDR SD램, 플래시 메모리 등 첨단 반도체의 패키지 공법으로 적용될 것으로 유력시되는 웨이퍼레벨CSP(wCSP) 기판용 원자재를 공동 개발하고 마케팅을 펼치기로 했다고 28일 밝혔다.
심텍이 개발할 wCSP 공법은 와이어본딩 및 초미세 회로를 고속의 데이터 처리가 가능하도록 설계한 차세대 마이크로CSP공법 중 하나로 현재 샘플생산 단계에서 적용되고 있다.
특히 이 공법이 상용화될 경우 현재 램버스 D램과 DDR SD램 등에 적용되고 있는 리드 본딩·연성 테이프 방식의 마이크로 BGA라는 패키지 기법을 대체하고 차세대 초고속 메모리 반도체가 탑재될 게임기, 인터넷 장비, 세트톱박스, 고선명(HD)TV, 개인휴대단말기(PDA) 등에 폭넓게 탑재될 것으로 전망되고 있다.
<이희영기자 hylee@etnews.co.kr>