반도체 설계를 자동화시키는 시뮬레이션 해석 소프트웨어가 국내 기술진에 의해 개발됐다.
인하대학교 전자전기공학부 원태영 교수팀은 다층배선을 지닌 반도체 회로를 풀(full) 칩 시뮬레이션할 수 있는 해석 소프트웨어를 자체 기술력으로 개발했다고 10일 밝혔다.
원 교수팀이 개발한 소프트웨어는 3차원 그래픽 환경을 바탕으로 사용자가 자유자재로 원하는 반도체 집적회로 구조를 생성할 수 있고 이를 영역별로 기능이 제대로 작동되는지 신호왜곡, 신호지연 등의 수치를 해석할 수 있다. 특히 고주파 해석을 위한 등가회로 패러미터를 100개층 이상의 다층배선에서도 추출할 수 있는 게 특징이라고 원 교수팀측은 설명했다.
이번 연구는 산업자원부와 과학기술부가 공동 후원하는 시스템집적반도체기술개발사업(시스템IC 2010)의 지원을 받아 2년간 이뤄졌으며 원 교수팀은 이를 창업을 통해 상용화할 계획이다.
원태영 교수는 “이 소프트웨어는 시놉시스나 케이던스 등 해외 EDA업체들이 독점적으로 공급하는 기생성분 추출툴을 국산화하는 효과가 있다”면서 “상용화를 통해 반도체 설계에 대한 해외 의존도를 낮추는 것이 목표”라고 말했다.
원 교수팀은 이번 연구와 관련해 9건의 특허출원과 제6회 삼성휴먼테크논문대상 및 제1회 반도체기술개발 경진대회에서 각각 금상과 반도체산업협회장상을 수상한 바 있다.
<정지연기자 jyjung@etnews.co.kr>