마쓰시타전기산업이 시스템칩의 전력 소모를 획기적으로 줄여주는 CMOS 트랜지스터를 개발했다고 니혼게이자이신문이 보도했다.
마쓰시타의 새 트랜지스터는 나노기술을 사용해 실리콘 반도체에 얇은 실리콘게르마늄층을 입히는 방법으로 만들어진다. 이에 따라 이 트랜지스터는 전류가 실리콘게르마늄층을 손쉽게 통과하기 때문에 기존 트랜지스터의 3분의 1 수준인 0.5V로 작동된다. 이 트랜지스터를 시스템 칩에 통합할 경우 반도체 전력 소모가 90% 이상 줄어들며 작동중 발생하는 열도 줄어들기 때문에 고성능 시스템 칩 설계에도 유리하다.
마쓰시타는 새 CMOS 기술을 2005년 또는 2006년에 생산할 차세대 휴대폰에 적용한다는 목표다.
<황도연기자 dyhwang@etnews.co.kr>