세계 최대 파운드리업체인 대만 TSMC가 국내 팹리스 반도체업계를 대상으로 90나노 공정의 마케팅을 본격화한다.
TSMC의 국내 디자인하우스인 상화마이크로텍(대표 이길용 http://www.shmt.co.kr)은 이르면 오는 3월부터 90㎚ 공정에 맞는 주문형반도체(ASIC) 설계를 시작할 계획이라고 17일 밝혔다.
90나노 공정은 TSMC가 세계 유수 팹리스업체들의 일부 제품에만 채택하기 시작한 최첨단 공정으로, 국내 시스템반도체업계에서는 아직 그 수요가 미미하다. 실제로 TSMC의 주력 공정은 아직 0.13㎛이다.
그럼에도 TSMC가 한국시장을 겨냥해 90나노 마케팅을 강화하는 이유는 최근 국내 팹리스업계가 멀티미디어칩을 중심으로 세계시장에서 주목받기 시작했다는 점과, 이르면 올해 하반기부터 개화될 국내 업계의 90나노 공정 수요를 선점하기 위한 포석으로 풀이된다.
90㎚공정은 미크론 공정보다 미세해 집적도를 높일 수 있으며, 저전력·고성능의 칩에 적합하다. 국내 팹리스업체들이 개발 중인 디지털멀티미디어방송(DMB)단말기나 휴대형 멀티미디어플레이어(PMP) 등에 들어가는 멀티미디어 복합칩 등이 향후 90㎚ 공정을 통해 생산될 전망이다. 특히 국내 팹리스 업체들이 하반기에 다기능 칩을 대거 내놓을 예정이어서 TSMC는 이 시장을 겨냥하기 위해 국내에서도 나노공정 파운드리를 제공하는 것으로 해석된다. 90나노공정 파운드리는 현재 삼성전자와 일본의 일부 파운드리업체가 국내 주요 팹리스와 채택을 협의하고 있는 수준으로, 이번 TSMC의 가세로 나노 파운드리 경쟁이 본격화될 전망이다.
상화마이크로텍측은 “90㎚공정 설계를 위해 국내 팹리스 3개사와 설계 작업을 논의 중이며 상반기 내로는 실제 제작된 칩이 시장에 나올 것”이라고 밝혔다. 상화는 90㎚공정을 위한 반도체설계자산(IP)는 IP전문업체를 통해 제공받을 계획이며, 라이브러리는 TSMC와 아티산(Artisan)제품을 사용한다.
이길용 사장은 “지난 해 10월부터 90㎚ 공정 ASIC 서비스를 할 수 있도록 준비해왔으며, 오는 3∼4월경 본격적인 서비스를 할 수 있을 것”이라며 “나노 공정의 ASIC 설계 서비스를 하는 것은 국내 디자인하우스로는 처음 ”이라고 말했다.
디자인하우스란, 팹리스 업체들이 설계한 반도체를 파운드리 라인에 맞도록 조정해주며 설계를 마무리 짓는 업체를 말한다.
문보경기자@전자신문, okmun@