관련 통계자료 다운로드 3D 패키지 개념도
전자부품, 특히 반도체의 영원한 숙제인 ‘경박단소화’. 이의 효과적 실현 방법으로 최근 반도체 패키지를 2D구조에서 3D구조로 변모시키는 기술이 급부상하고 있다. 메모리의 대용량화·디지털기기의 컨버전스화가 그 배경이다. 업계에서는 이미 십여년 전부터 경박단소의 방법으로 기능을 하나의 회로로 구현하는 ‘시스템 온 칩(SoC)’ 개발에 총력을 기울여 왔으나, 최근 전자기기의 사이클이 짧아지면서 SoC와 달리 웨이퍼 및 칩 단계에서 기능을 융합시키는 ‘시스템 인 패키지(SiP)’에 관심을 보이고 있다. 더욱이 SiP의 집적도를 한층 높이는 ‘3D 패키지 기술’은 국내 주요 반도체업체뿐 아니라 전세계적으로 개발을 서두르고 있는 반도체 패키지 핵심 기술로 자리잡고 있다.
◇SiP, SoC화의 과도기 기술에서 신개념 핵심 기술로=SiP는 별개의 칩으로 돼 있는 복수 회로를 하나의 패키지로 실장하는 기술이다. SoC에 비해 데이터 전송속도 등이 떨어져 SoC화의 전 단계 형태로 인식돼 왔으나 최근 컨버전스화가 주요 기술 흐름으로 부각되면서 반도체(칩·패키지) 제작기간을 단축할 수 있는 핵심 요소 기술이 되고 있다.
SiP는 패키지의 개념을 바꾸는 선봉에 서 있다. SoC가 하나의 웨이퍼 상에 국한되는 공정상의 제한적인 특성을 가지고 있는 것과는 달리 SiP는 패키지 및 웨이퍼를 통합해 상이한 공정의 다양한 칩을 손쉽게 집적할 수 있다는 장점을 가지고 있다. 따라서 세트의 소형화로 패키지는 과거와 같이 단순히 옷을 입히는 작업이 아니라 최종 제품의 디자인까지도 고려해야 한다는 점을 감안하면 SiP는 디지털컨버전스시대를 주도할 패키지 형태의 하나로 새로운 시장을 형성할 것으로 기대된다. 특히 3D 패키지는 웨이퍼를 적층해 여러 종류의 소자를 원칩화하는 기술로, 기존 웨이퍼 가공단계 공정을 그대로 활용하면서 입체적으로 웨이퍼를 연결·적층해 복합 기능을 구현한다는 점에서 최첨단 기술에 속한다.
◇휴대기기 대중화와 함께 업계 기술개발 노력 가속화=SiP는 디지털 칩과 RF 등 주변 부품들까지 하나의 칩으로 통합함으로써 완성품의 크기를 획기적으로 줄일 수 있다는 점에서 웨어러블 솔루션이나 휴대형 시스템 등에서 도입을 서두르고 있다. 휴대폰은 보드의 크기를 3분의 1 수준으로 줄일 수 있는 것으로 분석된다. 이 때문에 해당 기술의 핵심 원천기술 확보를 통한 시장선점에 주요 업체가 적극 나서고 있다. 삼성전자는 모바일CPU·모바일D램·플래시메모리를 집적한 SiP와 스마트카드용 SiP를 개발해 놓고 있다. 매그나칩반도체는 3D 패키지 요소공정기술을 개발, 세계 최초로 시제품(워킹 샘플)을 출시해 놓고 있다. 일본 르네사스테크놀로지는 플립칩과 와이어 본딩 기술을 적용해 5개의 칩을 하나로 적층시킨 SiP 기술을 선보였으며, 미국 인텔은 2003년 처음으로 SiP솔루션을 내놓은 후 지속적인 연구개발을 추진해 2㎜ 두께의 실리콘으로 7∼8 다이 스택의 다양한 SiP 솔루션을 개발하고 있다. 또 미국 프리스케일세미컨덕터는 모토로라와 공동으로 SiP 기술이 적용된 모바일 익스트림 컨버전스 플랫폼을 개발하고 있으며, 네덜란드 필립스는 모바일 TV용으로 3개 칩을 집적한 SiP를 올해 말 출시할 예정이다.
◇시장 전망 및 과제=현재 다양한 모바일용 SiP 솔루션이 개발되고 있으나 SiP는 아직 실제 양산에 들어가거나 제품에 적용된 예가 많지 않은 초기 시장을 형성하고 있다. 전자부품연구원에 따르면 SiP 기술이 적용된 모바일 기기는 2008년부터 본격적으로 상용화돼 2015년 약 1200억달러 규모의 시장을 형성할 전망이다. 최근 국내에서는 국내에서 개발된 시스템반도체에 3D 패키지를 적용하기 위한 연구가 활발하다. 실제로 차세대반도체성장동력사업단은 산·학·연과 공동으로 요소 기술을 개발, 향후 시스템반도체 업계 전반으로 기술을 보급한다는 복안을 갖고 있다.
심규호기자@전자신문, khsim@