휴대 단말기에 들어가는 칩의 크기와 소비전력을 절반 이하로 낮출 수 있는 차세대 칩 설계 기술이 대거 개발됐다.
한국전자통신연구원(ETRI·원장 최문기) IT-NT그룹(그룹장 김종대)은 지난 2003년 12월부터 올해 말까지 3년간 정보통신부의 ‘나노소자기반 회로설계기술 개발’사업으로 155억원을 지원받아 130∼90㎚에 이르는 반도체 IP(설계자산) 60종을 개발했다고 19일 밝혔다.
이번 IP 개발에는 LG전자를 비롯한 동부일렉트로닉스·매그나칩스·e-MDT가 공동연구기관으로 참여했다.
이 IP는 상보형 금속산화물반도체(CMOS) 기술을 기반으로 각종 휴대 단말기를 구성하는 모뎀·멀티미디어 등 중요 부품에 내장돼 SoC를 구성하는 차세대 휴대단말기용 나노소자 핵심 회로설계기술이다.
주요 개발 기술은 △차세대 휴대단말에 들어가는 에너지효율의 재구성형 연산모듈 △디지털 영상 데이터 처리에 필수적인 디지털 IP 20여종 △130∼90㎚수준의 CMOS 신호변환기 외 아날로그 IP 40여종 등 총 60여종이다.
특히 재구성형 연산모듈은 초당 5억 연산자 수행이 가능한 500몹스(MOPS)/㎽급으로 다양한 멀티미디어 콘텐츠 서비스가 동시에 가능한 4세대 휴대 단말에 적합한 성능을 갖고 있다.
연구진은 이 IP를 활용할 경우 휴대 단말에 들어가는 연산모듈의 크기를 50원짜리 동전 크기 정도에서 절반 이상 줄인 1원짜리 동전 크기로 낮출 수 있는데다 소비전력도 현재의 절반 수준인 50㎽ 이하에 구동할 수 있을 것으로 내다보고 있다. 또 나노급 변환기는 지상파 DMB나 DTV용 평면 패널 인터페이스 SoC에 적용돼 동부일렉트로닉스와 LG전자가 상용화를 추진 중이다.
ETRI는 현재 관련기술의 지식재산권 보호를 위해 27건의 국제특허를 출원, 등록을 진행 중이다.
김종대 그룹장은 “개발된 IP는 국내 반도체 설계자산 관련 기관들과 연계한 표준화 및 DB 구축, 검색 체계를 공유할 필요가 있다”며 “실리콘 재검증 등 기술적인 지원이 제때에 이뤄져야 상용화 가치가 더 커지게 된다”고 말했다.
대전=박희범기자@전자신문, hbpark@