삼성전자가 지금보다 크기를 15%, 두께를 50% 이상 줄일 수 있는 차세대 D램 패키지 기술개발에 성공했다.
삼성전자(대표 윤종용)는 세계 최초로 웨이퍼레벨 적층 패키지(WSP) 기술을 적용한 4단 적층 D램 칩과 모듈<사진> 개발에 성공했다고 23일 밝혔다.
삼성전자가 개발한 제품은 512Mb DDR2 D램을 4개 적층한 2Gb 대용량 D램 적층칩과 4Gb 모듈로 기존 멀티칩 패키지(MCP) 기술을 적용한 것보다 면적은 15%, 두께는 50% 이상 줄였다.
WSP는 칩을 관통하는 구멍을 뚫고 이곳을 통해 회로의 전극을 서로 연결시키는 관통전극형(Through Silicon Via) 패키지 방식으로, 두 칩을 연결하기 위한 별도의 배선이 필요 없기 때문에 불필요한 간격이나 공간이 없어져 패키지 크기를 줄이고 성능을 높일 수 있다.
황창규 삼성전자 반도체총괄 사장은 “삼성전자는 3차원 트랜지스터를 활용한 50나노 1기가 D램 개발 등 대용량·나노 칩 및 솔루션 개발을 선도하며 반도체 기술의 청사진을 제시해 왔다”며 “WSP 기술의 낸드 제품 적용과 최근 16단 MCP 적층칩 개발 성과에 이어 이번에는 WSP 기술을 D램에도 적용함으로써 패키지 부문에서도 지속적으로 기술 리더십을 유지하고 있다”고 밝혔다.
심규호기자@전자신문, khsim@