차세대 반도체 및 패키지 설계 및 공정 기술로 각광을 받고 있는 3차원 집적회로(3D IC)기술의 향후 전망과 국내외 기술 현황을 조망해 볼 수 있는 자리가 마련된다.
KAIST 테라랩(지도교수 김정호)은 지식경제부 한국산업기술평가관리원 후원을 받아 14, 15일 이틀간 대전 KAIST 정문술 빌딩에서 ‘3D IC 워크숍 2010’(www.3dic-workshop.org)을 개최한다.
이번 행사에서는 차세대 저전력 및 고집적, 고성능 시스템의 핵심인 3차원 집적회로 설계와 공정 기술에 관한 발전방향에 대해 논의하고, 이 분야의 세계적인 석학인 라오 투말라 조지아공대 교수 및 반도체 공정·설계·패키지 분야의 산학연 전문가를 초청해 최신 연구 결과를 발표한다.
3차원 집적회로 기술은 다양한 반도체 칩과 수동소자를 3차원적으로 집적해 고속화, 고집적화, 다기능화, 소형화를 요구하는 반도체 시장의 요구를 충족시키는 한편, 시스템 성능을 개선할 수 있는 효율적인 기술이다. 특히, 이 워크숍에선 최근 주목을 받고 있는 ‘TSV(관통 실리콘 비아)’ 공정 기술에 대해 논의한다. ‘TSV’는 웨이퍼에 관통 전극을 형성, 칩을 적층하는 기술로 패드와 단자 간 와이어 연결을 위한 공간 등 불필요한 크기를 줄이고 고성능·저전력 등의 특징이 있다.
이와 함께 주최 측은 3차원 집적회로 기술 관련 업체들의 전시부스를 운영할 예정이다.
대전=박희범기자 hbpark@etnews.co.kr