삼성전자-나노종합기술원, 5단 수직 적층 반도체 트랜지스터 개발

수직 적층 실리콘 나노선 구조를 형성하기 위해 적용한 ‘일괄 플라즈마 건식 식각 공정 과정’ 모식도.
수직 적층 실리콘 나노선 구조를 형성하기 위해 적용한 ‘일괄 플라즈마 건식 식각 공정 과정’ 모식도.

실리콘 기반 5단 수직 적층 반도체 트랜지스터와 이를 이용한 비휘발성 메모리가 국내 연구진에 의해 개발됐다.

이병현 삼성전자 메모리 사업부 책임연구원이 현재 KAIST 전기 및 전자공학부 박사과정(지도교수 최양규)을 이수하며 강민호 나노종합기술원 선임연구원과 함께 개발했다. 연구 결과는 나노 분야 학술지 ‘나노 레터스(Nano letters)’ 11월 6일자 온라인판에 게재됐다.

수직 집적 실리콘 나노선 채널 기반 트랜지스터의 도식화와 서로 다른 방향에서 단면을 관찰한 주사 전자 현미경 사진 및 투과 전자 현미경.
수직 집적 실리콘 나노선 채널 기반 트랜지스터의 도식화와 서로 다른 방향에서 단면을 관찰한 주사 전자 현미경 사진 및 투과 전자 현미경.

연구팀은 전면-게이트 실리콘 나노선을 5간 수직으로 쌓는데 성공했다. 이는 단일 나노선 기반 트랜지스터보다 5배 이상 향상된 성능을 나타냈다.

수직 적층 나노선 구조는 말 그대로 위로 쌓기 때문에 단일 구조와 달리 면적이 증가되지 않아 집적도 향상에도 기여할 수 있다.

이병현 삼성전자 책임연구원
이병현 삼성전자 책임연구원

나노선 수직 적층은 개발된 ‘일괄 플라즈마 건식 식각 공정’ 방식을 통해 이뤄졌다. 이 공정은 고분자 중합체를 이용해 패턴이 형성될 영역에 미리 보호막을 친 뒤 등방성 건식 식각을 통해 나노선 구조를 형성하는 기술이다. 이 기술은 지속적 소형화로 인해 기술적 한계에 부딪힌 반도체 트랜지스터 분야에 새로운 돌파구를 제시할 것으로 기대된다.

강민호 나노종합기술원 선임연구원
강민호 나노종합기술원 선임연구원

연구팀은 “건식 식각 공정 기술이 기존 방법보다 간단하고 안정적으로 수직 적층 실리콘나노선 구조 제작을 가능하게 할 것”이라며 “고성능 트랜지스터 개발에 응용할 수 있다”고 말했다.

반도체 트랜지스터 분야는 최근 10㎚ 시대에 접어들며 제작 공정 한계 및 누설전류로 인한 전력소모 문제가 커지는 어려움을 겪어왔다.

이번 기술 개발은 나노종합기술원 반도체 연구 기반과 김진수 부장 등 연구진들이 연구 공정을 지원했다.

이번 연구는 글로벌프론티어사업 스마트IT융합시스템 연구단의 지원을 받아 수행됐다.

대전=박희범기자 hbpark@etnews.com