반도체설계자동화(EDA) 툴 기업 케이던스(Cadence Design Systems Inc.)는 디지털 칩 설계의 자동화와 함께 효율적인 칩 설계 목표 달성을 위해 머신러닝 기반의 신제품 셀레브러스(Cerebrus)를 출시했다고 5일 밝혔다.
셀레브러스는 강화된 머신러닝을 통해 엔지니어가 디자인 설계 탐색이 어려운 플로우 솔루션을 신속하게 찾아내 생산성 향상 및 20% 소비 전력 감소로 PPA(Power Performance Area)를 개선할 수 있도록 했다.
또 광범위한 케이던스 디지털 풀 플로우인 △Genus™ 합성 솔루션 △Innovus™ Auto Place & Route 구현 시스템 △Tempus™ 타이밍 사인오프 솔루션 △Joules™ RTL 파워 솔루션 △Voltus™ IC 파워 무결성 솔루션 및 Pegasus™ 피지컬 검증 사인오프 솔루션 등과 함께 동작해 고객에게 빠른 설계 결과 도출, 검증과 예측 가능성을 개선할 수 있는 방법을 제시한다.
셀레브러스와 케이던스 시스템 반도체 사인오프(Cadence RTL-to-signoff) 플로우의 조합은 칩 설계자, CAD 및 IP 개발자들이 기존에 엔지니어가 수작업으로 하던 방식에 비해 생산성을 최대 10배 향상하는 동시에 전력과 PPA를 최대 20%까지 개선할 수 있게 했다.
셀레브러스가 디지털 제품 포트폴리오에 추가되면서, 케이던스는 RTL합성부터 구현 및 사인오프(signoff)까지 폭넓게 업계에서 가장 발전된 머신러닝 모델 및 디지털 풀 플로우를 제공하게 됐다. 클라우드 지원이 가능한 셀레브러스는 확장성이 뛰어난 컴퓨트 리소스를 활용해 하이퍼스케일 컴퓨팅, 5G 통신, 자동차 및 모바일 등 다양한 시장의 설계 요구를 신속하게 충족시킬 수 있다.
고객에게는 △강화된 머신러닝 △머신러닝 모델 재사용 △생산성 향상 △대규모 분산 컴퓨팅 △사용하기 쉬운 인터페이스 등의 혜택이 제공된다.
제품에 대한 보다 자세한 사항은 누리집을 통해 확인할 수 있다.
친-치 텡(Chin-Chi Teng), 케이던스 디지털 & 사인오프 그룹 수석부사장 겸 본부장은 "업계가 계속해서 최신 반도체 공정으로 전환하고, 설계 크기와 복잡성이 증가함에 따라 설계자들에게 셀레브러스는 PPA 목표를 가장 효율적으로 달성할 수 있는 솔루션이 될 것"이라고 전했다.
전자신문인터넷 구교현 기자 kyo@etnews.com