UNIST가 소자 내 반도체와 금속의 간격을 '1나노미터(㎚, 10억 분의 1m)' 이하로 줄이면서 고성능을 유지할 수 있는 공정기술을 개발했다. 실리콘 대체 물질로 '더 싸고 작고 성능 좋은' 반도체를 개발하는 '모어 무어(More Moore) 기술'에 탄력이 붙을 전망이다.
UNIST(총장 이용훈)는 권순용·이종훈 신소재공학과 교수팀이 반도체 물질과 '초미세 금속 전극'을 0.7나노미터(원자 3개 크기) 간격으로 수평 접합할 수 있는 '고성능 초박막 반도체 소자 합성기술'을 개발했다고 5일 밝혔다. 반도체 칩 성능을 높일 수 있는 새로운 소자 미세화 기술의 하나다.
반도체 칩 하나에 더 많은 소자를 넣기 위해 소자를 작게 만들면 소자 내 전자가 원치 않는 위치로 흐르는 문제(터널링 현상)가 나타난다. 이 문제를 풀기 위해 매우 얇은 2차원 반도체 물질에 관한 연구가 활발하지만 이 2차원 반도체 물질에 걸맞은 전극 개발도 풀어야 할 숙제다.
권 교수팀은 고품질 '2차원 반도체'와 이에 걸맞은 '2차원 금속 전극'을 화학적 합성으로 자연스럽게 맞붙도록 하는 방법을 찾아냈다. '2차원 반도체-금속 접합 소자'를 화학적 기상 증착법으로 구현했다.
이 방법으로 2차원 반도체 물질 '황화 몰리브데늄 화합물(MoS₂)'을 2차원 금속인 '텔루륨화 백금 화합물(PtTe₂)' 가장자리 표면에 자연스럽게 합성되도록 유도했다. 이로 인해 접합면은 원자 3개 크기로 줄었고 합성 과정에서 결함도 거의 나타나지 않아 그만큼 전자 이동도 쉬워졌다.
권 교수팀은 이 기술을 이용해 2인치 상용 실리콘 웨어퍼에 2차원 금속 패턴을 만들고, 이를 주형으로 삼아 2차원 반도체를 화학적으로 조립하는 데 성공했다. 2차원 반도체가 2차원 금속 패턴을 따라 스스로 배열되고 합성되도록 유도해 '정렬된 2차원 반도체-금속 접합 소자'를 만들었다. 상용 실리콘 웨이퍼 위에서 이뤄낸 성과로 상용 대량생산 공정에 가깝다.
권 교수는 “이 기술은 수평형 금속-반도체 접합을 원하는 형태와 크기로 배열할 수 있어 반도체 크기에 따라 정교하고 체계적인 소자 측정이 가능하다”며 “원자층 트랜지스터 내 반도체-금속 간 접합의 접촉 비저항과 전자 전송 길이가 지금까지 구현된 2차원 소자 가운데 가장 작기 때문에 초미세 집적회로 기반 차세대 반도체 구현에 기여할 것”이라 말했다.
이번 연구 성과는 '네이처 커뮤니케이션스'에 실렸다. 과학기술정보통신부와 한국연구재단 나노·소재기술개발사업과 중견연구자지원사업, IBS 다차원탄소재료연구단, UNIST 미래선도형 특성화사업 지원을 받았다.
울산=임동식기자 dslim@etnews.com
