도쿄엘렉트론(TEL)이 낸드 플래시 메모리를 400단 이상 적층할 수 있는 기술을 개발했다. 현재 양산 중인 200단급 대비 두배 적층이 가능한 기술이다.
TEL은 3차원(3D) 낸드 단수를 높일 수 있는 차세대 식각 기술을 개발했다고 밝혔다. 식각은 실리콘 웨이퍼에 필요한 부분만 남기고 나머지 물질을 제거하는 공정으로, 회로 형상을 만드는데 필수다. 낸드를 높이 쌓으려면 깊은 구멍을 뚫어 전하를 많이 축적해야 하는데, 식각공정이 이를 좌우한다.
TEL 최신 식각 기술은 극저온에서 높은 종횡비로 10마이크로미터(㎛) 깊이 구멍을 뚫을 수 있다. 종횡비는 깊이나 높이를 밑변 지름으로 나눈 비율로, 높은 종횡비를 구현해야 3D 낸드 같은 첨단 메모리 반도체를 쉽게 적층할 수 있다. TEL에 따르면 해당 기술로는 400단 이상 적층이 가능하다.
TEL은 생상성도 대폭 강화했다고 설명했다. 약 33분이면 10㎛ 식각이 가능하다. 이전 기술 대비 공정 시간이 크게 단축됐으며, 속도를 높여 고층 낸드 대량 생산이 가능할 것이라고 강조했다. 지구온난화 지수도 이전 기술 대비 84% 줄일 수 있어 친환경적이라고 부연했다.
TEL이 400단 적층 기술을 개발함에 따라 활용이 주목된다. 현재 주요 낸드 제조사는 200단 이상 적층한 낸드를 양산하고 있다. 가장 앞선 곳은 SK하이닉스로 238단을 양산 중이다. 삼성전자가 236단을, 미국 마이크론이 232단 낸드를 공급하고 있다.
TEL 측은 “낸드 메모리를 초고속으로 식각할 수 있는 새로운 고종횡비 유전체 식각 기술”이라며 “3D 낸드 플래시 메모리 생산성을 높이고 비용 효율적이며 지속 가능한 제조가 가능할 것”이라고 밝혔다.
TEL은 이번 기술을 세계 3대 반도체 학회인 ‘VLSI 2023’에서 발표했다.
권동준 기자 djkwon@etnews.com
