우리 연구진이 '2차원 반도체'를 원자층 단위로 정교하게 가공하는 기술을 개발했다. 이는 차세대 반도체 기술의 새로운 공정 경로로 발전할 전망이다.
과학기술정보통신부(부총리 겸 장관 배경훈)는 기초과학연구원(IBS·원장 장석복) 반데르발스 양자 물질 연구단의 조문호 단장(포스텍 석학 교수)팀이 하나의 박막에 반도체·절연체·준금속 영역을 원하는 층과 위치에 구현하는 '모듈형 트랜지스터 제작 기술'을 개발했다고 15일 밝혔다.
이번 연구는 과기정통부의 IBS 기초과학연구단 지원 사업으로 수행됐으며, 사이언스에 16일 게재됐다.
원자층 두께에도 전류를 제어할 수 있는 2차원 반도체는 기존 실리콘 반도체 미세화 한계를 극복할 차세대 소재로 주목받는다. 다만 실제 전자소자로 구현하려면 기술적 과제가 남아 있다.
2차원 반도체는 표면에서 다른 물질과 잘 결합하지 않아 절연막을 균일하게 입히기 어렵다.
연구진은 서로 다른 물질을 쌓는 대신 2차원 반도체를 이루는 원자를 선택적으로 바꿔 필요 물질을 원하는 위치에 만드는 방식을 고안했다. 연구에 사용한 p형 반도체 '이셀레늄화텅스텐'은 금속인 텅스텐 원자층을 셀레늄 원자층이 위아래로 감싼 구조다. 중심 텅스텐 원자는 그대로 두고 주변 셀레늄 원자만 바꾸면 전기적 성질도 달라지는 원리를 활용했다.
연구진은 다층 이셀레늄화텅스텐 박막의 원하는 층과 위치에서 셀레늄 원자를 산소, 황, 텔루륨으로 치환했다. 이 기술로 박막 하나에 반도체(이셀레늄화텅스텐)와 절연막(산화텅스텐), 준금속 전극 접합층(이텔루륨화텅스텐)을 갖춘 모듈형 트랜지스터를 구현했다.
원활한 전류 흐름을 돕는 준금속 접합층을 적용하자 금속 전극에서 반도체로 전하가 이동할 때 넘어야 하는 에너지 장벽이 35.5밀리전자볼트(meV)까지 낮아졌다.
전류를 켜고 끄는 성능도 이론적 한계에 근접했다. 전류를 10배로 바꾸는 데 필요한 게이트 전압의 변화량이 61.3밀리볼트로, 상온에서 기존 방식의 트랜지스터가 도달할 수 있는 이론적 최솟값인 약 60밀리볼트에 가까웠다. 켜진 상태와 꺼진 상태의 전류 비율도 1000만 배 이상으로 나타나, 적은 전압 변화로 전류를 안정적으로 제어할 수 있음을 확인했다.
이번 연구는 트랜지스터 주요 구성요소를 한 박막에 구현했다는 데 차별성이 있다. 연구진은 이 기술을 웨이퍼 크기 대면적 공정으로 발전시키고, 3차원 적층형 집적회로 등 차세대 초미세·저전력 반도체 기술 응용 가능성을 탐색할 계획이다.
조문호 IBS 단장은 “이번 연구는 초저전력·초미세 반도체는 물론 차세대 적층형 반도체 소자 기술로도 확장될 수 있을 것”이라고 전했다.
김성수 과기정통부 연구개발정책실장은 “앞으로도 원천기술이 우리나라 산업 경쟁력으로 이어질 수 있도록 기초·원천 연구 지원을 아끼지 않겠다”고 말했다.
김영준 기자 kyj85@etnews.com
