일본 NEC는 앞으로 3년간 3000만달러를 투자해 주문형 반도체(ASIC) 실리콘 온 칩(SOC) 설계기간을 3분의 1 수준으로 축소시킬 수 있는 기술을 개발한다는 「ACE2(코드명)」 구상의 1단계 사업 세부 계획을 10일 밝혔다.
NEC는 ACE2 1단계 사업기간 중 ASIC SOC 설계 기간 단축에 중점을 두고 사업을 추진, 게이트 수 3000만개 수준인 SOC에 개발에 총투여되는 기간을 450 엔지니어링 먼스(Engineering Month)에서 3분의 1 수준인 150 엔지니어링 먼스로 줄일 수 있을 것으로 기대하고 있다.
이 회사는 이를 위해 ACE2 구상의 1단계 사업으로 IP(Intellectual Property) 모델링, 소프트웨어 디자인 환경, RTL 검증, 시스템 검증 등 SOC 디자인 흐름 전반에 걸친 주요 단계에 초점을 맞춰 생산성 향상을 위한 디자인 툴을 개발할 계획이다.
NEC는 ACE2 구상이 마무리되는 2002년에는 3000만개의 게이트를 갖고 있는 SOC의 시스템 설계 명세 작성에서부터 최종 테이프아웃(Tapeout)에까지 소요되는 시간을 3개월 이내로 단축시킬 계획이다.
함종렬기자 jyham@etnews.co.kr