일본 도시바가 메모리(기억소자)·연산회로 등 각종 반도체 칩을 여러 단으로 쌓아올려 일체화하는 다단적층기술을 개발했다고 ‘일본경제신문’이 보도했다.
이에 따르면 도시바가 2004년 개인정보단말기(PDA)·PC 부품용으로 제품화할 계획인 이 기술은 쌓아올리는 칩의 크기에 제약이 없을 뿐 아니라 회로에서 발생하는 열도 효율적으로 분산시키는 구조로 돼 있어 실용성도 매우 높은 것으로 평가되고 있다.
다단적층기술은 작은 공간에 한꺼번에 여러 개 칩을 수용해 결과적으로 회로 길이를 짧게 하기 때문에 연산처리 속도를 향상시킬 수 있다는 점에서 주목된다.
도시바가 이번에 개발한 신기술은 적층하는 칩 앞뒤를 관통하는 구리(동)로 된 원통 모양의 배선을 만들어 넣고 쌓아올릴 때 동배선들을 땜납으로 접속, 칩들을 세로(종)로 연결하는 것이다.
이 기술은 서로 다른 크기의 칩이라도 세로 방향의 동배선 위치를 조정하면서 쉽게 적층할 수 있고, 칩 사이에는 납땜 정도의 빈 공간(간격)이 생기기 때문에 각 칩에서 나오는 열을 효율적으로 외부로 내보낼 수 있다. 또 각 칩은 적층 전에 검사하기 때문에 결합을 한 뒤에는 불량이 나오지 않는다.
휴대폰 단말기에서는 이미 메모리를 여러개 적층하는 기술이 사용되고 있는데, 피라미드 모양으로 큰 칩 위에 작은 칩을 올리고 전체를 수지로 덮도록 하고 있다. 그러나 적층하는 칩의 크기에 제약이 있고 방열 효과도 나쁘기 때문에 높은 열을 내는 고연산회로에는 적용하기 어렵다는 단점이 있었다.
지금까지 컴퓨터나 전자기기의 소형·고성능화는 전자회로의 미세화와 고밀도화로 실현해 왔으나 반도체 가공기술 면에서 미세화의 한계론이 대두되고 있다. 이에 따라 대안으로 한 장의 배선기판에 보다 많은 칩을 쌓아올리는 다단적층기술 개발이 주요과제로 떠오르고 있다.
<신기성기자 ksshin@etnews.co.kr>