인텔의 차세대 고성능 서버 및 워크스테이션용 칩인 이타티움2가 제조공정의 개선에 힘입어 당초 계획보다 크기가 줄어들었다고 C넷이 보도했다.
앞으로 몇주 후부터 판매에 들어가는 이타니움2 최종 버전의 표면적은 421㎟로 이는 인텔이 2월에 밝혔던 당초 계획 464㎟에 비해 10% 가량 줄어든 것이다.
반도체의 크기가 줄어들면 웨이퍼당 얻을 수 있는 수가 늘어나고 웨이퍼 결함의 가능성이 줄어들기 때문에 수율이 올라가 제조경비를 줄일 수 있게 된다.
이타니움2는 180㎚ 제조공정으로 만들어지며 신속한 데이터 처리를 위해 3MB의 3차 캐시, 256 의 2차 캐시, 32 의 1차 캐시가 통합됐다. 첫 제품의 클록 속도는 1㎓다.
인텔은 내년에 130㎚ 제조공정으로 만드는 이타니움2(코드명 매디슨), 2004년에 매디슨의 후속 프로세서인 몬테시토(이하 코드명), 2005∼2006년께 몬테시토의 후속 프로세서인 치바노 등을 잇따라 선보일 계획이다.
인텔은 이타니움2의 성능이 이타니움의 2배에 달하기 때문에 이타니움과는 달리 서버 제조업체와 사용자들에게 큰 호응을 얻을 것이라고 기대했다. 인텔은 IBM·HP·NEC 등의 주요 업체들이 이를 이용한 서버와 칩세트 등의 기술개발에 주력하고 있으며 많은 수의 운용체계(OS)와 데이터베이스(DB) 등도 이타니움2를 지원할 것이라고 주장했다.
<황도연기자 dyhwang@etnews.co.kr>