무어의 법칙은 계속된다.
지난 8일(현지시각) 개막돼 11일까지 계속되는 반도체 분야 최대 학술 행사인 국제전자디바이스회합(IEDM)에서 주요 참석 업체들은 반도체의 집적도를 획기적으로 올려줄 수 있는 각종 첨단 제조기술을 공개했다. 특히 IBM, 인텔, AMD 등 유수의 반도체 업체들은 이번 행사에서 발표한 논문을 통해 ‘스트레인드 실리콘(strained silicon)’을 차세대 핵심 제조기술로 적극 내세워 눈길을 끌었다.
스트레인드 실리콘은 2중·3중 게이트, 실리콘온인슐레이터(SOI) 등과 같이 기존 트랜지스터의 설계를 변형시켜 반도체의 성능을 최고 20%까지 향상시킬 수 있는 기술이다. 즉 실리콘 원자간의 간격을 늘려 트랜지스터를 통과하는 전자의 움직임에 대한 원자의 간섭이 줄어들도록 해 반도체의 성능을 높이고 전력소모를 줄여준다. 원자간의 간격은 게르마늄원자를 실리콘 격자 사이에 삽입하거나 실리콘게르마늄층을 트랜지스터 사이에 추가하는 방법이 있다.
IBM은 IEDM에서 세계 최소 크기로 작동하는 트랜지스터를 공개했는데 이 트랜지스터는 게이트의 길이가 단지 6㎚에 불과하며 이는 기존 트랜지스터의 10분의 1 크기에 해당한다. 특히 이 트랜지스터는 스트레인드 실리콘 기술을 적용해 제조할 수 있는 것이 특징이다. 이와 관련, IBM리서치의 매니저인 메이케이 레옹은 새 트랜지스터는 현재의 기술로 프로세서의 성능을 앞으로 10년 이상 개선시킬 수 있다는 점을 입증해준다고 주장했다.
그동안 트랜지스터의 크기를 작게 하면 할수록 전력소모, 발열, 전기적 간섭현상 등 각종 문제가 발생하기 때문에 현재의 기술로는 수년 후면 반도체의 집적도를 향상시키는 것이 한계를 맞을 것으로 여겨져 왔었다.
IBM은 새 트랜지스터의 생산 목표 시점은 밝히지 않았다.
인텔은 스트레인드실리콘 등의 기술을 적용한 90㎚ 제조공정 기술을 집중적으로 소개했다. 특히 이 회사는 자사의 스트레인드 실리콘 기술이 낮은 비용으로 구현할 수 있다는 점을 적극적으로 홍보했다. 인텔의 연구 펠로인 마크 보어는 “스트레인드 실리콘은 현재 우리 전략의 핵심이며 트랜지스터의 성능을 끌어올리는 데 사용할 한가지 요소”라며 “(이 기술을 사용하면) 제조업체들의 비용은 1∼2%만 올라가는데 비해 프로세서의 성능은 10∼20% 올라간다”고 말했다.
AMD는 실리콘 게이트 대신 금속을 사용해 트랜지스터를 만드는 기술에 대한 2개의 논문을 내놓았다. 이 기술은 니켈을 이용해 게이트를 만들어 전류의 흐름을 개선시켜 반도체의 성능은 높이고 전력 소모는 줄이는 것이 핵심이다. AMD는 다른 금속을 이용해 제조 비용을 낮추는 방안도 연구하고 있다.
주요 반도체 업체 중 스트레인드 실리콘 기술을 가장 먼저 상용화하는 업체는 인텔이 될 전망이다. 인텔은 90㎚ 공정에 이 기술을 적용할 예정이다. 그러나 당초 내년부터 스트레인드 실리콘을 내놓을 것이라고 밝혔었던 IBM은 90㎚ 공정에서 요구되는 성능은 기존 기술로 충분히 달성할 수 있다고 판단, 65㎚ 제조공정부터 적용할 계획이다.
<황도연기자 dyhwang@etnews.co.kr>
