[열린마당]반도체 공정의 미세화

칩 제조업체들이 실리콘에 더 많은 기기를 탑재하고자 하는 이유는 여러 가지가 있다. 첫 번째는 더 많은 칩을 주어진 공간에 채워 넣음으로써 효율성을 높이고 비용을 절감하고자 하는 것이다. 두 번째는 기기의 크기를 작게 해 컴퓨터·전화기·PDA 등 점점 소형화되는 이동형 기기에 적합하게 만들기 위해서다. 세 번째는 내장회로를 더 짧게 만들어 더욱 빠르게 운영될 수 있도록 하기 위한 것이다.

　이 세 가지를 모두 달성하기 위한 가장 손쉬운 방법은 웨이퍼 두께를 줄이는 것이다. 현재 90나노미터 공정에서 작업하는 공장들이 급속하게 65나노미터로 전환하고 있다. 하지만 단순히 칩을 더 작게 만들어 모든 것을 그 안에 집어 넣는 것에서 끝나지 않는다. 100개의 트랜지스터를 인간 적혈구 크기만 한 공간 안에 넣거나 1000만개의 트랜지스터를 볼펜 끝의 작은 볼에 들어갈 수 있을 정도로 작게 만들면 가장 먼저 전력 및 열 손실 문제가 발생한다.

　기술자 및 생산 전문가들은 새로운 소재와 공정 및 기기 구조의 혁신을 통해 크기 축소와 관련된 문제점들을 지속적으로 해결하기 위해 밤낮으로 노력하고 있다. 이러한 작업에는 총체적인 연구방법이 필요하다. 즉 연구원들이 ‘총체적이고 혁신적인 방법’이라고 부르는 것처럼 시스템과 칩, 기술이 모두 연관돼야 한다.

　이러한 새로운 연구방법 중 하나가 ‘스트레인드 실리콘’이다. 이 방법은 이전 세대인 90나노미터 칩에서 최초로 소개됐으며, 매우 가는 레이어로 구성된 단일 결정 변형 실리콘을 사용한다. 이 기술은 전자신호가 저항을 덜 받으며 흘러갈 수 있게 해준다. 벤치마크를 통해 이전 칩과 비교하면 비용은 몇 퍼센트만 상승하지만 성능은 최대 25퍼센트나 향상된다는 결과를 나타낸다.

　65나노미터 개발자들이 고민해온 또 다른 주요 분야는 누출이다. 회로들이 작동하지 않는 경우에도 작은 회로에서 유출되는 전력 손실은 매우 작은 부품에 의해 악화되는 문제점을 안고 있다. 이러한 누출 현상은 원하지 않는 열을 발생시키고 전력을 소모시킨다. 특히 칩들이 이동형 기기나 전지로 작동되는 기기 용도로 만들어질 때에 문제는 더욱 심각해진다.

　누출에 대한 한 가지 해결 방법은 칩의 전반적인 전력 필요량을 감소시키는 데 도움을 줄 수 있도록 게이트 길이와 두께(35나노미터×1.2나노미터)를 줄여 게이트 전기 용량을 낮추는 것이다. 이렇게 하면 각각의 트랜지스터에서는 미세한 절전 효과를 가져올 뿐이지만 수백 만개의 트랜지스터 수로 배가돼 결과적으로 노력한 만큼의 가치를 얻는다. 여러 검사에서 특수하게 고안된 초절전 65나노미터 칩들은 일반 칩에 비해 1000배 정도의 트랜지스터 전력 유출량 감소 효과를 나타냈다. 이러한 종류의 65나노미터 칩이 사용되면 확실한 전지 수명 연장 효과를 기대할 수 있다.

　더 빨라지고 작아지며 저렴해진, 또 절전 효과를 가져오는 이러한 칩 디자인으로 인한 부가적인 혜택은 새로운 방법으로 사용될 수 있는 칩의 능력이다. 전력 감소 및 크기 축소는 이러한 칩들이 멀티 코어 프로세서 디자인에 이상적인 제품이 되도록 만들어 주며, 가상화와 같은 고급 프로그래밍 솔루션을 구현하고 내장 보안 시스템을 현실화해 주는 부가적인 컴퓨팅 파워를 공급한다. 65나노미터 공정은 이와 같은 고급 프로세서의 집약적인 기능을 더 쉽게 현실화해 준다.

　현안도 많고 비용 부담도 엄청나지만 이는 칩 제조업체들이 감당해야 할 부분이다. 업체들이 이 문제를 제대로 해결한다면 규모의 경제가 균형을 잡아줄 것이다. 즉 사용자들에게 칩 크기 축소뿐만 아니라 비용 절감이라는 두 가지 혜택을 가져다 준다. 더 작아질수록 훨씬 더 많은 혜택을 받게 될 것이다.

◆이희성 인텔코리아 사장 hs.lee@intel.com