관련 통계자료 다운로드 공정별 SoC 전력 소모량 비교
반도체 업계에서 FD-SOI 공정에 대한 관심이 높아지고 있다고 3일 EE타임스가 보도했다. 최근 프리스케일·시스코·시에나 등 3개사가 FD-SOI 공정을 주력으로 채택하면서다.
모바일 애플리케이션프로세서(AP) 등 고집적 반도체의 차세대 공정 기술이 10나노대 핀펫(FinFET)으로 굳어지는 가운데 이외 시스템온칩(SoC)은 완전공핍형 실리콘온인슐레이터(FD-SOI) 공정으로 움직이는 게 최근 추세다.
FD-SOI 공정은 ST마이크로가 내놓은 기술로, 실리콘 웨이퍼 위에 얇은 절연 산화막을 만들고 그 위에 평면형 트랜지스터 전극을 구성한다. 누설 전류량이 낮고 전력 효율성이 높은 게 강점이다. ST마이크로에 따르면 같은 선폭일 때 FD-SOI 공정에서 생산한 칩은 기존 상보성금속산화(CMOS) 기반 공정보다 성능은 30%, 전력효율성은 2배가량 높다.
전용 웨이퍼를 사용하기 때문에 생산 공정 수를 15%정도 줄일 수 있고 마스크(Mask) 등의 재료가 덜 들어가 원가 절감에도 유리하다. 처리 속도가 빨라 차량용 인포테인먼트 시장에 들어가는 프로세서나 네트워크 인프라 기기용 칩 등에 적합하다.
왼쪽/ 40나노 LP공정, 가운데/28나노 FD-SOI공정, 오른쪽/14나노 FD-SOI공정
프리스케일은 차세대 마이크로프로세서(MCU) 시리즈 ‘iMX7’을 28나노(㎚) FD-SOI 공정에서 만들 계획이다. 생산은 삼성전자가 맡는다. 현재 사전 설계 작업을 완료했으며 삼성 측이 공정 최적화를 진행 중이다. 양산은 상반기 내 들어갈 예정이다. 이 회사는 최근 사물인터넷용 칩 ‘iMX6’도 40나노 FD-SOI 공정에서 제작했다. 차량용 인포테인먼트 시장이 타깃이다.
시스코시스템스는 FD-SOI 공정으로 칩의 누설 전류량을 4분의 1수준으로 줄여 자사 산업용 자동화 기기의 냉각 성능을 개선할 수 있었다고 밝혔다. 시에나도 마찬가지로 FD-SOI 공정에 대한 만족감을 표했다고 외신은 전했다. 두 회사도 차기 칩에 FD-SOI 공정을 적용한다. 지난 1월 일본 소니도 위성측위시스템(GNSS) 칩을 28나노 FD-SOI 공정에서 만들 예정이라고 밝힌 바 있다.
이처럼 반도체 업계가 차세대 공정으로 핀펫과 함께 FD-SOI를 눈여겨보고 있다. 특히 칩 내 아날로그 회로가 차지하는 부분이 클수록, 전력소모량에 민감한 칩일수록 FD-SOI 공정이 유리하다는 설명이다.
현재는 삼성전자와 글로벌파운드리가 ST마이크로와 라이선스 계약을 맺고 반도체 업체들에게 제공 중이다. 삼성전자는 지난해 5월 계약을 맺은 뒤 기존 28나노 공정과 같은 수준으로 FD-SOI 공정의 수율을 끌어올린 것으로 알려졌다.
지오프 리스 프리스케일 부사장은 “고집적 디지털 칩은 핀펫을 주로 쓰겠지만 아날로그 회로가 결합될 경우 핀펫은 부적절하다”고 말했다. 프리스케일의 칩에는 무선통신(RF) 등 아날로그 영역이 40%정도를 차지한다.
시스코의 군트람 월스키 수석 엔지니어는 “28나노 FD-SOI 공정은 대량 생산이 쉽고 전력소모량이 낮다”며 “관련 설계자동화(EDA) 툴 등 파운드리 자원이 부족해 전면 도입하진 못했지만 가까운 시일 내에 이 문제도 해결될 것”이라 내다봤다.
한편 ST마이크로는 연내 14나노 FD-SOI 공정을 선보일 요량이다. 칩 제작비를 줄이는데 주력해 10나노대 핀펫보다 집적도는 낮을 것으로 관측된다. 향후 미세화 수순은 10, 12나노다. 다만 7나노 등 그 이하의 로드맵이 짜여져 있지 않은 점은 문제라고 EE타임스는 지적했다.
김주연기자 pillar@etnews.com