네패스가 팬아웃패널레벨패키지(Fo-PLP) 공정으로 지문인식 칩 패키징 시장에 도전한다.
4일 업계에 따르면 네패스는 세계 주요 지문인식 칩 업체와 공동으로 Fo-PLP 패키지 공정을 개발하고 있다. 상반기 중 개발을 완료하고 양산 검증까지 마치는 것이 목표다. 목표대로 프로젝트가 진행된다면 하반기 매출이 발생할 것으로 기대하고 있다.
이병구 네패스 회장은 이번 프로젝트를 위해 주요 지문인식 칩 업체를 직접 방문, 해당 업체 경영진과 개발 일정을 논의한 것으로 전해졌다.
팬아웃은 입출력(I/O) 단자 배선을 바깥으로 빼 I/O를 늘리는 기술이다. 이 기술을 활용하면 I/O가 많은 고성능 칩 패키지 두께를 축소할 수 있다. 팬아웃 기술이 적용된 대표 칩은 애플 아이폰에 탑재되는 A시리즈 애플리케이션프로세서(AP)다. 대만 TSMC가 패키지 작업을 맡고 있다. 현재 상용화된 지문인식 칩은 기존의 와이어본딩 패키지 방식을 활용하기 때문에 팬아웃 기술을 적용할 경우 센싱 감도가 크게 증가할 것으로 기대되고 있다.
네패스는 팬아웃 기술에다 PLP를 접목한다. 네모난 지지 기판 위로 패키징 작업을 하는 PLP는 원형 기판을 쓰는 웨이퍼레벨패키지(WLP) 대비 생산 효율이 높다. 다만 기술 난도가 높아 업계 전반적으로 양산에 애를 먹고 있다.
네패스는 이미 지난해 5월 Fo-PLP 공정 상용화에 성공했다. 스마트폰용 아날로그 반도체를 생산하는 국내 D사 제품을 네패스가 PLP로 패키지 양산을 시작했다. 네패스는 이를 위해 충북 청주 소재 자회사 네패스디스플레이 4세대 라인에 기존 300㎜ WLP 공정 노하우를 접목, 600×600㎜ 사이즈 PLP 공정 라인으로 전환시켰다.
네패스 관계자는 “유럽, 대만, 중국의 주요 지문인식 칩 회사와 공급 논의를 하고 있다”면서 “지문인식에서 새로운 패키징 기술이 적용되면 Fo-PLP 시장이 가파르게 확대될 수 있는 기폭제가 될 것”으로 기대했다.
한주엽 반도체 전문기자 powerusr@etnews.com