국내 연구진이 반도체에 구멍을 뚫는 '비아홀' 공정을 쓰지 않고도 반도체 적층 구조를 구현하는 기술을 개발했다. 이미 5층 이상 높이를 가진 3차원 고성능 유기 집적회로 구현에도 성공했다.
임성갑 한국과학기술원(KAIST·총장 신성철) 교수와 김재준 포스텍(총장 김도윤) 창의IT융합공학과 교수 공동 연구팀은 비아홀 공정 없이 적층 반도체 사이 금속 전극을 상호 연결하는 기술 개발에 성공했다고 11일 밝혔다.
비아홀 공정은 반도체를 적층할 때 금속 전극을 수직으로 연결하기 위해 일부 부위에 구멍을 뚫는 작업이다. 이 경우 절연막도 함께 훼손돼 유기 트랜지스터 기반 집적회로 구현에 걸림돌이 된다. 유기 트랜지스터는 외부 자극에 쉽게 손상된다. 비아홀 공정을 적용하면 보통 식각 공정을 적용할 수 없다.
연구팀은 반도체 절연막에 금속 전극을 패터닝하는 방식으로 문제를 해결했다. 이 경우 패턴 구조를 따라 금속 연결이 가능해 그냥 반도체를 쌓는 것만으로 집적회로를 구현할 수 있다. 개시제를 이용한 화학기상 증착법(iCVD)으로 얇고 균일한 절연막 패턴을 구현했다.
연구팀은 이 기술로 유기물 손상 없이 100% 가까운 소자 수율로 유기 트랜지스터를 제작할 수 있다고 설명했다.
김재준 포스텍 교수는 “패턴 절연막을 이용하는 발상의 전환이 유기 집적회로로 가는 핵심기술 원천이 됐다”며 “앞으로 유기 반도체뿐만 아니라 다양한 반도체 집적회로 구현에 핵심 역할을 할 것”이라고 말했다.
대전=김영준기자 kyj85@etnews.com
