인공지능(AI) 반도체 칩 제조에 '팬아웃 패널레벨패키징(FO-PLP)' 기술이 확대 적용될 것이란 관측이 나왔다. FO-PLP는 반도체를 사각 패널에서 패키징하는 차세대 기술로, 지금까지는 소형 애플리케이션 프로세서(AP)와 전력관리반도체(PMIC)에만 주로 활용됐다.
시장조사업체 트렌드포스는 엔비디아·AMD 등 주요 AI 반도체 칩 설계업체(팹리스) 수요에 맞춰, FO-PLP 공정을 활용한 AI 반도체 칩 양산이 예상된다고 밝혔다. 시점은 2027~2028년으로 전망했다.
FO-PLP는 둥근 웨이퍼 대신 사각 패널에서 반도체(다이)를 패키징하는 기술이다. 둥근 웨이퍼의 모서리 부분에서 발생하는 반도체 손실을 최소화할 수 있어, 생산성이 높다. 한번에 패키징할 수 있는 반도체 수가 더 많기 때문이다.
AI 반도체 칩은 웨이퍼 상에서 주로 패키징해왔지만 공정을 제공하는 반도체 위탁생산(파운드리)와 후공정업체(OSAT)가 제한적이었다. 이 때문에 공정 병목 현상이 발생하는데 FO-PLP는 이를 해소할 대안라고 트렌드포스는 분석했다. 특히 FO-PLP는 AI 반도체와 같은 대면적 칩 제조에 유리한 것으로 알려졌다.
구체적으로 트렌드포스는 엔비디아 경우 대만 반도체 위탁생산(파운드리) 업체인 TSMC 및 OSAT 기업인 SPIL과 AI 반도체 칩의 FO-PLP 적용을 논의 중이라고 밝혔다. AMD 역시 TSMC와 협력할 것이라고 내다봤다.
소비자용 반도체 칩에도 FO-PLP 확산이 예상된다. PC용 중앙처리장치(CPU)가 대표적으로, AMD가 이를 위해 대만 PTI 및 ASE와 FO-PLP 파일럿 라인 구축을 준비 중이라고 트렌드포스는 부연했다. 소비자용 반도체 칩의 FO-PLP 대량 양산 시점은 AI 반도체 칩보다 앞선 올하반기~2026년으로 전망했다.
삼성전자 역시 FO-PLP를 반도체 패키징 시장 경쟁 우위를 차지할 핵심 기술로 밀고 있다. 삼성전자는 AP와 PMIC에 선제적으로 FO-PLP를 적용, 주도권을 선점했다. 최근 AI 반도체 칩까지 FO-PLP를 확대 적용하기 위한 기술 개발을 진행하고 있다.
권동준 기자 djkwon@etnews.com
