시높시스가 업계에서 가장 빠른 '칩렛' 표준 반도체 설계자산(IP)을 개발했다. 칩렛은 이기종 반도체를 연결, 성능을 높이는 기술로 이번 IP는 기존 대비 25% 이상 속도를 높였다.
시높시스는 최근 40Gbps급 UCIe 파이(PHY) IP 개발에 성공했다고 밝혔다. UCIe는 서로 다른 기능을 담당하는 반도체(다이)를 연결하는 첨단 패키징 기술인 칩렛의 표준 규격이다. 삼성전자·SK하이닉스·TSMC·인텔·AMD 등 120여개 반도체 기업이 컨소시엄으로 협력하고 있다.
시높시스가 개발한 UCIe 파이 IP는 반도체끼리 연결하기 위해 신호를 주고받는 회로 블록이다. 각 기능을 담당하는 반도체를 하나의 칩으로 구현하려면 연결 기술이 중요하다. 특히 칩 안에서 신호를 빠르게 전송하는 속도에 따라 성능이 좌우된다.
현재 삼성전자와 TSMC 등이 UCIe IP를 활용해 반도체 위탁생산을 진행 중으로, 상용화된 최고 속도가 32Gbps 수준이다. 이번에 시높시스의 차세대 IP는 이보다 25% 속도를 개선해 최종 칩의 성능을 한층 끌어올릴 수 있게 됐다.
마이클 포스너 시높시스 IP 제품 관리 부사장은 “UCIe 컨소시엄에 적극적으로 기여함으로써 고객이 고성능 AI 컴퓨팅 시스템을 위한 다중 반도체 설계를 성공적으로 개발하고 최적화할 수 있도록 지원하겠다”고 말했다.
시높시스는 40Gbps UCIe IP로 시스템 반도체 설계 및 파운드리 시장을 적극 공략할 방침이다. IP 개발 초기부터 삼성전자 등 다수 반도체 기업과 협업을 진행했던 것으로 알려졌다. 삼성전자 시스템LSI 사업부에서 이 IP를 사용, 차세대 반도체 칩 개발에 뛰어들 것으로 관측된다.
이종우 삼성전자 시스템 LSI IP 개발팀 부사장은 “고대역폭 '다이-투-다이' 연결이 가능한 이종 결합은 데이터 집약적인 인공지능(AI) 애플리케이션에 필요한 새로운 메모리 칩렛을 제공할 수 있다”며 “시높시스의 새로운 UCIe IP를 활용해 협업을 확대, 고성능 데이터센터를 위한 업계 최고의 칩렛 솔루션을 개발할 수 있다”고 밝혔다.
시높시스는 하반기 해당 IP를 삼성전자·TSMC 등 반도체 위탁생산(파운드리) 업체에 공급할 예정이다.
권동준 기자 djkwon@etnews.com
