최근 우리나라 D램 산업은 놀라운 실적 행진을 기록 중이다. 아이서플라이에 따르면 삼성전자는 올 2분기 전 세계 D램 시장에서 전분기보다 1.2%포인트 증가한 33.8%를 점유했으며, 하이닉스반도체는 전분기보다 조금 낮아지긴 했지만 21.4%의 점유율로 세계 2위 자리를 유지했다. 두 기업을 합친 점유율은 전체 시장의 절반을 넘는 55.2%며 이는 1분기에 비해 0.9%포인트 향상된 것이다. 최근 몇 년간 지속한 `치킨게임(한 쪽이 쓰러지는 극단적 경쟁)` 속에서도 우리 기업은 과감한 투자와 앞선 기술 개발로 후발주자인 일본의 엘피다(17.7%), 미국의 마이크론(13.0%)을 따돌리며 달콤한 열매를 수확하는 모습이다. 그러나 이런 `승자의 기쁨`도 오래 가지 않을 것이란 경고가 나오고 있다. 현재 D램 기술이 조만간 그 수명을 다할 것이란 전망에서다.
◇D램 공정 기술, 한계가 온다=지난해 11월 서울 한양대 차세대 메모리 공동연구센터 개소식 행사장. 이날 한국반도체산업협회 회장 자격으로 축사를 맡은 권오현 삼성전자 반도체 부문 사장은 `D램 한계론`에 대해 처음 언급했다.
권 사장은 “오는 2015년께 현 D램 메모리 공정기술이 한계에 봉착할 것”이라며 “차세대 메모리 개발을 위한 원천 기술 확보가 필요한 시점이라고 말했다.
세계 반도체 산업의 중추, 특히 메모리 분야에 있어 가장 앞선 기술력을 가진 삼성전자 반도체 사업부 수장의 이날 발언은 엄청난 관심을 불러 일으켰다. D램 반도체가 몇 년 후 수명을 다한다는 의미였기 때문이다.
D램은 왜 한계를 맞게 되며 앞으로 4~5년 뒤를 마지막 생명선으로 여기는 것일까. 이를 이해하기 위해선 잠시 메모리의 구조와 기술, 산업 특성을 알 필요가 있다.
최근 수년 사이 메모리 집적 기술은 빠르게 진화해왔다. D램의 경우 작년까지 주력은 미세회로선폭이 50나노대인 제품이었다. 50나노는 머리카락 굵기의 2000분의 1 정도다. 50나노 D램이란 것은 반도체 내 회로선의 폭이 50나노라는 뜻이다.
지난해 50나노대 제품이 주력이었지만 올해는 40나노대 D램이 그 자리를 차지하고 있다. 내년에는 30나노대 제품이 부상할 것으로 예상된다. D램은 해마다 회로 선폭이 10나노씩 줄어드는 비약적인 발전을 이어 왔다. 미세 공정 전환이 세계에서 가장 앞선 삼성전자는 올 7월부터 35나노 D램을 양산하기 시작했고 하이닉스는 연내 38나노 D램을 개발, 생산할 예정이다. 해외 경쟁사들은 아직 50나노 공정 전환도 제대로 이뤄내지 못한 곳이 많아 우리 기업과는 상당한 차이가 있다.
그런데 D램이 20나노의 벽에 가로 막힐 것이란 전망이 산업계와 학계에서 대두되고 있다. 그동안 D램은 1년 주기로 10나노씩 발전하는 모습을 보여 왔지만 D램 자체의 구조적 한계상 10나노대로 진입하지 못하고 20나노가 현 기술의 종착지가 될 것이란 전망이다. 권오현 사장의 발언도 이를 언급한 것이었다.
D램은 같은 메모리인 낸드 플래시와 달리 `캐패시터`가 있다. 캐패시터는 전하를 담는 장치로 전하가 캐패시터에 차 있으면 `1`로, 없으면 `0`으로 기억한다. 그런데 이 캐패시터가 장애물로 지적받고 있다. 집적도를 높이기 위해서는 캐패시터 역시 줄여야 하는데 이 과정에서 인접한 캐패시터와 물리적으로 달라붙는 현상이 발생하거나 셀간 간섭 현상 등이 나타나는 것으로 보고되고 있다. 기술적 미세화는 가능하지만 반도체가 제대로 작동하지 않기 때문에 더 이상의 미세화는 의미가 없다고 보는 것이다. D램 산업에 있어서 기술을 선도하지 못하면 더 이상 1등은 보장 받지 못한다. 우리나라 기업이 시장을 장악하고 있는 것은 바로 이 미세 공정 기술에서 몇 발 앞서 있기 때문이다.
미세 기술은 생산성과 직결된 요소다. 공정이 미세화 될수록 반도체를 더 많이 만들어 낼 수 있다. 웨이퍼라는 한정된 공간에서 작게 설계해야 많은 반도체를 얻을 수 있다. 구체적으론 10나노가 줄어들 때마다 생산성은 60% 증가한다. 미세 기술 차이는 생산성 차이, 곧 실적 차이로 나타나 큰 폭의 점유율 격차를 만들어 놓는 핵심이다.
◇D램은 종말을 맞게 될 것인가=그렇다면 D램은 20나노를 끝으로 생을 다할 것인가. 아니면 진화를 거듭해 10나노대에 진입한 뒤 더 작은 단위인 `피코`까지 발전할 것인가.
현재 이 문제를 놓고 각국의 과학계와 산업계가 머리를 맞대고 있다. 캐패시터의 구조적 문제로 발생하는 집적도 한계를 타파하기 위함이지만 이 기술 변곡점을 시장 선점의 기회로 잡기 위한 의도도 깔려 있다.
대표적인 예로 일본은 정부 사업으로 2007년부터 5년간 51억엔을 지원해 동북대, 도시바 등 산학연 공동으로 `차세대 고성능, 초저소비전력 스핀 디바이스(spin-device) 기반기술` 개발에 박차를 가하고 있다. 일본은 빼앗긴 반도체 산업 주도권을 되찾기 위해 우리보다 앞서 움직였다는 평가를 받고 있다.
미국은 국방부 고등연구계획국(DARPA) 프로젝트로 기업체에 4년간 1500만달러를 지원해 `STT-M램 원천기술`을 산학연 공동으로 개발하는 중이다.
유럽연합(EU)에서도 정부출연 연구소(CEA)와 기업체에서 STT-M램, P램, Re램 등에 관련된 재료와 소자 원천기술을 집중적으로 연구 중이다.
박재근 한양대 교수는 “선진국을 중심으로 세계가 차세대 메모리 산업을 향한 소리 없는 전쟁을 치르고 있다 해도 과언이 아니다”라고 말했다.
우리나라도 2004년부터 7년간 개발 사업으로 전국 대학과 연구소의 반도체 전문가가 모여 차세대 제품을 준비하고 있다. P램, Re램, 유기메모리 소자와 재료 등이 그것이며 2009년부터는 4년 사업으로 수직형 STT-M램을 개발 중이다.
이런 여러 가지 중에 어떤 것이 차세대 메모리로 부상할지는 아직 모른다. 오히려 캐패시터 구조의 현 D램이 새로운 기술을 만나 진화할지도 모르는 상황이다. 지금은 `나노` 공정이 흔한 것처럼 보이지만 과거 메모리를 미크론 단위로 만들던 시절에도 미세 기술에 한계가 있을 것으로 전망했던 전례를 생각하면 D램의 미래도 꼭 부정적이지만은 않다.
반도체 업계 고위 관계자는 “원래 기술을 2세대 정도 내다보는 것은 쉽지 않다”고 전했다. 현재 과학기술로 눈에 잘 보이지 않은 것뿐이지 과학의 발달로 메모리의 현 난제 역시 해결돼 발전을 지속할 것이란 이야기였다. 다만 더욱 어려워지는 난제들 탓에 발전 속도는 전보다 늦어질 것이라고 강조했다.
미래를 단언하는 것은 부정확하고 어리석은 일이다. 하지만 그럼에도 끊임없이 미래를 예측하는 가장 큰 이유는 장 · 단기적으로 판단과 선택의 시행착오를 줄이는 데 있다. 산업계와 학계의 관심인 D램 한계론 역시 이의 연장선상에서 이해해야 할 것이다. 특히 메모리는 자본과 밀접히 연관돼 있다. 현재는 물론이고 앞으로도 성장이 예상되는 거대 산업이기 때문에 누가 착오를 줄이고 대비하느냐가 관건이 될 것이다.
현재 수준에서 가장 유력한 후보로는 STT-M램이 꼽히고 있다. STT-M램은 수십 나노미터 크기의 작은 자석에 전압을 인가할 때 자석의 자화 방향이 바뀌는 스핀전달 토크를 이용한 비휘발성 메모리다. 전하 저장량에 따라 `1` `0`을 구분하는 기존 메모리와 달리 자화 저장과 방향에 따라 `1` `0`을 기록하거나 읽을 수 있다. 무엇보다 STT-M램은 전원이 꺼져도 고유의 자성이 없어지지 않기 때문에 플래시메모리와 같은 비휘발성 메모리면서도 데이터 처리속도가 기존 S램이나 D램보다 빠르고, 전력소모도 낮아 기대를 모으고 있다.
윤건일기자 benyun@etnews.co.kr
