“CMOS 공정의 사용 기간을 최대한 늘려주는 게 우리 역할이다.”
소모 전력을 줄이는 공정 설계 전문 개발 업체가 등장했다. 수볼타는 상보성금속산화물반도체(CMOS) 공정 구조를 바꿔 생산 되는 반도체의 소모 전력을 절반까지 줄여주는 기술을 개발했다.
토마스 호프만 전무는 “공정 설계를 개선하고 설계자산(IP)을 이식(포팅)하면 성능은 그대로 유지하면서 전력 소비량만 줄어든다”고 설명했다. 기존 CMOS 방식에서 생산되는 반도체의 채널 영역 구조를 바꿔 트랜지스터의 문턱전압 전압폭(1시그마)을 줄여준다.
메모리 반도체나 로직 시스템 반도체를 생산할 때 일반적으로 CMOS 공정을 쓴다. 업계는 CMOS 공정에서 양산하는 반도체의 전력 소모량을 줄이고 성능을 높이기 위해 트랜지스터 구조를 3차원으로 바꾼 핀펫(FinFET)이나 실리콘온인슐레이터(SOI) 공정을 개발해왔다. 또는 회로 선폭을 줄여 집적도를 높이는 방법을 써왔다. 이렇게 공정 전환을 하려면 장비와 반도체자동화설계(EDA)툴, IP가 바뀌어야 한다.
그는 “시설투자를 해야 하고 공정도 복잡한 핀펫이나 SOI 공정으로 전환하지 않고도 같은 효과를 누릴 수 있도록 한다”며 “미세화 공정 전환과 핀펫·SOI 공정 투자 시기를 늦춰 줄 수 있다”고 말했다.
DSM이라는 팹리스 회사로 출발한 이 회사는 지난 2009년 수볼타로 이름을 바꾸고 종전까지 없던 컨셉트를 도입했다. 지난해 일본 후지쯔와 대만 위탁생산(파운드리) 업체들을 고객사로 유치했고 최근에는 삼성전자·SK하이닉스 등 한국 업체를 공략하고 있다.
오은지기자 onz@etnews.com