관련 통계자료 다운로드 플립칩 본딩의 변화
반도체 시장에서 경박단소화에 이어 대용량 데이터를 처리하는 고성능·저전력 애플리케이션이 주목받고 있다. 실리콘관통전극(TSV)용 적층, 플립칩(FC) 본딩과 더불어 반도체 후공정 기술에서 추가적인 변화가 요구된다.
14일 업계에 따르면 서버용 중앙처리장치(CPU)·그래픽프로세서유닛(GPU) 등 고부가 애플리케이션 분야에서 현 최신 기술인 FC 백그라인드, 본딩, 몰딩 공정 중 일부를 보강하거나 바꾸려는 패키징 기술 개발이 한창이다. 웨이퍼가 얇아지고 입출력(I/O) 단자가 늘어나는 등 전자기기의 고성능·저전력·경박단소 추세가 계속되면서 TSV와 함께 다른 공정의 변화가 불가피하기 때문이다.
백그라인드(Back Grind)는 웨이퍼 원판에서 회로가 없는 뒷면을 갈아 얇게 만드는 공정이다. 웨이퍼 전면에 형성된 범프를 보호하기 위해 종전에는 범프 위에 캐리어(Carrier) 웨이퍼와 글라스를 테이프로 붙인 뒤 연마 후 이를 잡아 떼냈다. 하지만 웨이퍼 두께가 100마이크로(㎛)대에서 50㎛ 정도로 얇아지면서 캐리어 웨이퍼와 글래스를 떼낼 때 범프가 깨지는 문제가 발생했다. 업계는 테이프를 제거할 때 자외선(UV)·열을 활용하는 방안을 고안 중이다.
본딩(Bonding) 공정에서는 기존 열압착(TC) 칩 본더의 열처리 기술을 향상시키거나 솔더볼(범프)을 구리(Cu) 기둥으로 대체하는 방안이 대두된다. 데이터 I/O가 증가하면 같은 면적에 FC 범프(볼)를 더 많이 형성해야 해 웨이퍼·웨이퍼, 웨이퍼·기판을 열로 압착한 뒤 연결할 때 볼이 녹으면서 서로 붙어버리기 때문이다. 특히 구리 기둥을 적용한 FC 본딩은 전기적 신호를 빨리 전달할 수 있어 고성능 고부가 애플리케이션에 적합하다.
김성동 서울과학기술대학교 부교수는 “범프를 50㎛ 이하 크기로 줄인 ‘마이크로 범프’가 있지만 한계는 존재한다”며 “특히 고속·고성능 애플리케이션에선 구리 기둥을 활용한 본딩이 주목받고 있다”고 말했다.
칩 실장 기판을 에폭시몰딩컴파운드(EMC) 등으로 감싸는 몰딩(Molding) 공정은 압착식(Compression) 기술이 적용되는 추세다. EMC와 실리콘(Si) 웨이퍼의 열팽창계수(CTE)가 달라 열을 가해 몰딩 수지를 입힐 때 자재 휨(warpage) 현상이 일어나기 때문이다.
업계는 이 기술들이 TSV 패키징과 비슷한 시점에 도입, 확산될 것으로 내다본다. TSV는 반도체 칩을 만들 때 전공정에서 수직으로 관통하는 비아(via) 구멍을 형성, 패키징에서 웨이퍼를 쌓는다. 업계 전문가는 “향후 2~3년 안에 본격적인 TSV 시대가 도래할 것”이라며 “패키징 업체들은 적층 기술과 발맞춰 기타 공정 기술력도 확보해야 한다”고 조언했다.
김주연기자 pillar@etnews.com