중앙처리장치(CPU) 마이크로프로세서 아키텍처는 크게 복합명령어구조(CISC:Complex Instruction Set Computer)와 축약명령어구조(RISC:Reduced Instruction Set Computer)로 구분된다. CISC는 지난 1960년대부터 중대형 컴퓨터를 중심으로 발전했다. 인텔과 모토로라가 CISC 구조 프로세서 시장을 주도했다. CISC는 구조는 복잡하지만 프로그램 코드 사이즈가 작은 것이 특징이다. 다만 구조 회로가 복잡해 개발에 많은 인력이 투입돼야 했고, 개발 기간도 많이 걸린다.
1985년에 미국 버클리대는 프로그램 사이즈는 커지지만 간단하게 하드웨어(HW)를 구성할 수 있는 RISC 아키텍처를 발명했다. ARM, 이매지네이션 밉스(MIPS)가 RISC 아키텍처를 주도하며 발전시켜 왔다. 간단하게 정리하면 CISC는 고성능, RISC는 저전력에 각각 초점이 맞춰진 아키텍처다. 한국형 CPU 코어는 대부분 RISC 구조를 채용했다.
코어A는 특허청 지원으로 KAIST가 개발한 32비트 RISC 프로세서다. 컴파일러와 디버거 등은 전북대와 부산대가 개발했다. 그 외 주변 제어기기 등 플랫폼은 다이나릿시스템이 만들었다. 코어A는 RTL(Register Transfer Level)이 제공되는 소프트 코어다. 업계 표준 합성 전자설계자동화(EDA) 툴을 지원한다. 다소 간단한 절차로 기술 협약을 한 후 도입비와 사용료 없이 무료로 제공되는 것이 가장 큰 특징이다. 실시간운용체계(RTOS)로는 uC/OS-II와 프리RTOS가 이식돼 있다. 상용 프로세서와 비교하면 ARM9 아키텍처와 비슷한 성능을 낸다고 다이라닛시스템 측은 설명했다.
전자부품연구원(KETI)이 개발한 멘사(MENSA:Microcontroller with Enhanced Numeric, Scheduling and Artificial intelligence unit) 코어 역시 RISC 구조로 32비트 명령어를 지원한다. 이름에서 알 수 있듯 경량 마이크로컨트롤러유닛(MCU) 구조에 확장 버스와 분산 연산이 가능한 스케줄링 기능을 추가, 디지털신호처리(DSP) 같은 고속 연산 소자인 플로팅포인트유닛(FPU:Floating Point Unit)과 인공지능(AI) 기능을 제공할 수 있는 뉴럴네트워크프로세서(NNPU:Nueral Network Processor Unit) 등으로 기능을 확장할 수 있다. 경량 플랫폼 설계, 지능성을 갖는 분산연산형 사물인터넷(IoT) 플랫폼 구성에 적합하다.
한국전자통신연구원(ETRI) 알덴바란은 다소 높은 동작속도(클록)를 지원하는 32비트 명령어 기반의 저전력 RISC 구조 CPU 코어다. 알덴바란 CPU 코어를 활용해 TSMC 65나노 공정으로 제작된 `알덴바란-S2 SoC`는 최대 동작속도 800㎒에 에너지효율이 ㎒당 0.24mW로 업계 최고 수준을 자랑한다는 것이 ETRI 측 설명이다. RTOS뿐만 아니라 리눅스 커널을 올려 사용할 수 있어 웨어러블, 자율주행차, 로봇 등 고성능 SoC 설계 때 적합하다.
코스닥 상장 민간 기업인 에이디칩스의 엠코어(emCORE)는 CISC와 RISC의 장점을 결합한 확장명령어구조(EISC:Extendable Instruction Set Computer) 아키텍처 기반의 코어다. 프로그램 코드 사이즈가 작고 회로 구조 역시 간결하다. 16비트와 32비트 듀얼 명령어 구조를 하고 있다. 고객이 원할 경우 명령어 추가나 수정이 용이하다. 저가형 16비트 SE1608 외에 32비트 SE3208, 32비트 티니 코어와 중보급형 32비트 루시다, 32비트 엠프레스 코어를 보유하고 있다. 이들 코어는 ARM의 코어텍스-M3, ARM9, ARM11급에 해당된다는 것이 에이디칩스 설명이다. 엠프레스 코어의 경우 65나노 공정에서 최대 동작 속도는 600㎒, 에너지효율은 ㎒당 0.10mW다.
민간 기업인 만큼 상용화 실적은 가장 많다. LG전자, 삼성전기, 삼성테크윈, 칩스앤미디어, 아이닉스 등 30건 이상의 코어 라이선스 실적을 쌓았다. 엠코어 기반 칩의 누적 출하량은 약 5000만개다.
한주엽 반도체 전문기자 powerusr@etnews.com