고집적 반도체 설계 작업에 인공지능(AI) 기술이 활용된다. 수백억원을 투입하는 고성능 반도체 설계에서 반복 작업을 줄여 원가를 낮추고 설계 인력 간 협업 효율성을 높일 수 있다. 삼성전자, 인텔, 퀄컴 등 글로벌 반도체 업체가 'AI 설계' 도입을 추진하고 있다.
산업디자인 설계 소프트웨어(SW) 전문업체 앤시스는 반도체 설계자동화툴(EDA) 제품군 가운데 전류 흐름의 정도가 균일한지를 검증하는 일렉트로마이그레이션(EM) 사인오프 툴에 기계학습 알고리즘 'K개 최근접(KNN)' 등을 접목했다고 21일 밝혔다.
KNN은 어떤 데이터 값을 자동으로 분류할 때 널리 쓰이는 기계학습 알고리즘이다. 칩 내 특정 영역에 평균보다 과도한 전류가 흐르면 문제가 발생할 수 있다. 과적 차량이 많이 다니는 도로가 쉽게 파손되는 것과 같은 이치다. 앤시스 EM 사이오프 툴은 KNN 알고리즘을 활용해 적절한 전류가 흐르고 있는지를 자동으로 체크한다. 미국 엔비디아가 그래픽처리장치(GPU) 설계 작업에 이 툴을 활용하고 있다.
노먼 장 앤시스 반도체 사업부문 최고기술자는 “학습 정도에 따라 사람 도움 없이 더 빠르고 정확하게 문제 사항을 잡아낼 수 있다”면서 “엔비디아 성공 사례를 지켜본 한국 내 고객사도 이 기술에 많은 관심을 보이고 있다”고 밝혔다.
EDA 업계 전통 강자도 설계 툴에 기계학습 기술을 접목하려는 노력을 계속하고 있다. 케이던스는 2013년부터 자사 설계 검증 툴 '비르투오소' 제품군에 기계학습 기능을 추가했다. 케이던스는 이 기술이 성숙되면 단순 설계 속도 증가뿐만 아니라 최적의 설계를 돕는 추론, 예측 기능까지 덧붙여져서 진정한 반도체 설계 AI 시대로 접어들 것이라고 설명했다.
미국 일리노이대, 노스캐롤라이나대, 조지아공대 등 연구팀은 EDA 툴에 기계학습 접목을 연구하기 위해 지난해 연구 단체 CAEML을 설립했다. CAEML은 미국 국립과학재단(NSF)을 포함해 삼성전자, 인텔, 퀄컴, 아나로그디바이스, 엔비디아, IBM, 휴렛팩커드(HP) 등으로부터 연구 자금을 지원받고 있다.
글로벌 반도체 업계가 이처럼 설계 AI에 관심을 쏟는 이유는 원가 구조 때문이다. 통상 공정이 미세화되면 웨이퍼 한 장에서 뽑아낼 수 있는 칩 수가 증가하기 때문에 원가가 낮아져야 한다. 이 같은 공식은 선폭이 20나노대 이하로 접어들면서 깨졌다. 시장조사업체 인터내셔널비즈니스스트래티지(IBS)에 따르면 20나노와 14/16나노 핀펫 공정의 게이트 1억개당 원가는 각각 1.42달러, 1.62달러로 28나노(1.4달러) 대비 1.4~15.7% 높은 것으로 나타났다.
10나노, 7나노, 5나노에선 원가 증가율은 더 늘어난다. 이 같은 원가 증가 원인으로는 공정상 어려움도 있지만 설계 복잡성도 큰 영향을 미치기 때문이다. AI 설계로 원가를 낮추면 미세화 공정의 경제성은 높아질 것으로 예상된다.
한주엽 반도체 전문기자 powerusr@etnews.com