반도체 패권을 잡으려는 미국은 조 바이든 미 대통령 행정 명령으로 지난해 6월 '반도체 공급망 조사 보고서'를 발표했다. 보고서에서는 국가 산업 경쟁력과 안보 중요성을 강조하며 '첨단 패키징'에 주목했다. 미국 반도체 공급망 보고서는 세계 10대 첨단 패키징 기업 중 하나로 네패스를 손꼽았다. 국내 엔드팹(후공정) 전문기업 중에서는 유일하다.
네패스는 지난해 업계 최초 타이틀을 거머쥐었다. 바로 가로세로 600㎜ 크기로 팬아웃-패널레벨패키지(FO-PLP) 양산에 성공한 것이다. 글로벌 팹리스의 전력관리반도체(PMIC)를 FO-PLP로 패키징, 생산 효율을 극대화하는 사례로 주목받았다.
FO-PLP는 차세대 패키징 기술 중 하나다. 반도체 입·출력(I/O) 단자를 칩 밖으로 배치, I/O 수를 비약적으로 늘리는 팬아웃(FO) 기술과 사각 패널 위에서 패키징하는 패널레벨패키징(PLP)을 융합했다. 사각형 패널이라 원형 웨이퍼 대비 버리는 테두리를 최소화할 수 있다. 네패스 600㎜ 패널 기준으로 12인치 웨이퍼보다 5배 많은 반도체 칩(다이)을 생산할 수 있다.
네패스 FO-PLP는 첨단 패키징 시장을 주도하려는 전략적 포석이다. 네패스는 2019년 미국 데카 첨단 FO 기술과 생산 설비를 인수하기로 했다. 급성장하는 첨단 패키징 산업을 염두에 둔 선제적인 행보다. 네패스 첨단 패키징 10년 대계를 향한 첫 발걸음이기도 했다. 네패스는 자체 개발한 FO 기술과 데카 기술 시너지를 극대화하고 대대적인 연구개발(R&D) 투자로 지난해 FO-PLP 양산에 본격 돌입했다. 양산 설비 구축에도 수천억원을 투입, 네패스 생산능력 역량을 한층 끌어올리는 계기를 마련했다.
네패스 첨단 패키징 기술력은 FO-PLP에 국한되지 않는다. 네패스는 지난해 6월 패키지 기판과 와이어 본딩이 필요없는 차세대 기술 '네패스 시스템인패키지(nSiP)'도 공개했다. 기존 SiP에서 활용하던 인쇄회로기판(PCB) 대신 웨이퍼레벨패키지(WLP)·PLP 기반 재배선(RDL) 공정을 사용했다. 미세 패턴 구현이 가능하고 크기 30%, 두께 60% 이상 줄일 수 있어 반도체 칩 경박단소화를 실현한다. nSiP 기술 공개 1년이 되지 않아 공급 사례를 확보하는 등 기술력을 인정받았다. 네패스는 FO-PLP와 nSiP 등 차별화된 첨단 패키징 기술 적용 범위를 확대하며 시장 위상을 강화할 방침이다.
권동준기자 djkwon@etnews.com
