“대기 중성자에 의한 예기치 않은 반도체 기능 오류는 공정이 미세화할수록 더 증가합니다. 7나노미터(nm) 같은 초미세 공정에서는 대기 중성자에 의한 오류 발생에 더 주의해야 합니다. 5G, 고집적 서버 등 데이터 사용량이 폭발적으로 증가할수록 오류가 발생할 확률이 커집니다. 반도체 신뢰성을 검증하고 문제를 예방할 수 있는 방안을 칩 설계 단계에 구체적으로 적용해야 합니다.”
자율주행차, 5G, 수퍼컴퓨팅(HPC) 등 미세공정을 이용한 반도체 수요가 증가하고 데이터 집적도가 높아질수록 예기치 못한 소프트 오류가 발생할 가능성이 커져 이를 예방할 수 있는 신뢰성 검증이 필요하다는 지적이 제기됐다. 특히 자율주행차의 경우 급작스럽게 칩 성능에 문제가 발생하면 인명사고로 이어질 수 있어 반도체 문제 발생을 예방하고 신뢰성을 검증하는 체계가 필수라는 분석이다.
반도체 성능시험·평가 기업 큐알티(대표 김영부)는 이 같은 내용을 골자로 한 '차량용 반도체 안전혁신 콘퍼런스코리아(ASSIC KOREA) 2019'를 광교 오픈랩에서 개최하고 최신 평가 사례와 적용 방법을 중심으로 공유했다.
반도체 미세공정과 고용량 서버 사용이 증가하면서 세계 반도체 업계에는 대기 중성자에 의한 급작스러운 반도체 기능 오류가 중요 이슈로 부각되고 있다. 자동차기능안전성 국제표준 'ISO 26262' 개정안에 급작스러운 반도체 소프트 에러에 대응하도록 제시한 것도 주효하다.
반도체에 예기치 못한 소프트 에러를 일으키는 주요인은 대기 중성자다. 눈에 보이지 않는 미세한 중성자가 대기 중에 떠돌다가 칩과 충돌하면서 급작스럽게 성능 오류를 일으키곤 한다. 한 시간 동안 반도체 2㎠ 면적에 통과하는 중성자는 약 40만개로 알려져 있다. 항공·우주용 특수 반도체는 이 가능성에 대비해 설계하지만 일반 자동차나 산업용 반도체는 아직 준비가 충분치 않다.
대기 중성자와 충돌해 칩에 오류가 발생하면 싱글 비트 데이터를 잘못 기록한 상태로 계속 운영되거나 복수 비트 데이터 기록에 영향을 미쳐 결국 전체 시스템을 다운시킨다. 심지어 전류가 흐르지 않는 상태에서도 칩 성능에 오류를 일으키기도 한다. 극히 일부지만 해외로 배송된 반도체 중 성능 오류를 일으키는 경우가 있다.
대기 중성자에 의한 소프트 오류 중요성은 통신장비 업계도 인식하고 있다. 국제전기통신연합(ITU)은 2016년에 통신장비 소프트 에러 평가를 의무화하는 표준을 만들기도 했다.
정성수 큐알티 최고기술책임자(CTO)는 “미세공정, 고용량 고집적 데이터 환경이 되면서 중성자를 준비하지 않으면 살 수 없는 세상이 됐다”며 “수요가 증가하는 플래시메모리, 전력반도체 등에서 아직 대응 기술이 충분하지 않아 잠재 위험요소가 되고 있다”고 말했다.
특히 D램보다는 컨트롤러 등이 필요해 구조가 복잡한 플래시메모리와 솔리드스테이트드라이브(SSD) 평가가 더 어려운 것으로 나타났다. 플래시메모리 집적도가 빠르게 증가하는 것과 달리 소프트 에러 요건을 사전 예방하기 위한 평가·분석은 좀 더 발전이 필요하다는 지적이 나온다.전력반도체도 중성자에 의한 소프트 에러가 발생하면 전체 디바이스에 미치는 영향이 큰 반도체로 꼽힌다.
핀펫(FinFET) 설계에서의 중성자 영향을 연구한 양지운 고려대 교수는 “미국·유럽은 중성자가 반도체에 미치는 영향에 대한 연구가 상당히 활발한데 우리나라는 관련 연구를 찾아보기 힘들 정도로 관심이 낮다”고 지적했다.
신훈규 포항공과대 교수는 “우리나라는 반도체 기업이 현업에 적용할 수 있는 중성자 가속기 설비가 없어 미국·유럽이 제한적으로 개방한 설비에 의존할 수밖에 없는데 워낙 비싸고 수 개월간 대기해야 단 며칠 이용할 수 있는게 현실”이라고 설명했다. 또 “미래 반도체 경쟁력을 갖추려면 국내 기업이 쉽고 합리적으로 이용할 수 있는 가속기 설비가 필요하다”며 “중국은 지난 6월 관련 국가 설비를 완공했는데 향후 어떤 산업 연구를 시작할지 지켜봐야 하며 이는 잠재적으로 국내 반도체 산업 경쟁력에 위협이 될 수 있다”고 강조했다.
배옥진기자 withok@etnews.com
