실리콘관통전극(TSV) 공법을 이용한 반도체가 내년 하반기에나 선보일 수 있을 것으로 보인다.
주요 반도체업체들은 당초 연말 TSV를 이용한 제품을 내놓을 예정이었다. 기술적인 문제를 아직 풀지 못한데다 시장 수요를 점칠 수 없어 불가피한 선택으로 풀이된다.
17일 업계에 따르면 삼성전자·SK하이닉스는 TSV 반도체 양산시기를 내년 중순 이후로 미뤘다. 양사 핵심 관계자는 “TSV 반도체는 당초 계획보다 6개월 이상 미뤄 내년 이후에 출시하는 것으로 계획을 수정했다”고 말했다.
TSV는 반도체 웨이퍼 밑면을 얇게 갈아내 이를 여러개 쌓은 뒤 적층된 웨이퍼를 관통하는 구멍을 뚫어 전극을 형성, 칩 간 신호를 전달하는 패키지 방식이다. 같은 면적에 수직으로 칩을 집적할 수 있어 성능·용량을 개선시키면서 크기는 줄일 수 있다.
반도체 회로 폭이 10나노미터(nm) 이하에서 미세화 한계에 부딪히면서 대안으로 나온 기술로 각광 받았다. 이 기술을 이용하면 시스템반도체와 메모리 반도체를 한 칩으로 통합하는 것도 가능해진다.
삼성전자는 지난 2011년 TSV 기술을 적용한 D램 모듈을, SK하이닉스도 같은 해 D램 적층 기술을 구현하는데 성공한 바 있다. 하지만 양산 공정 개발은 예상보다 더디다.
우선 기술적인 문제다. 10μm 굵기에 최소 97μm 길이에 이르는 전극 구멍을 매끄럽게 뚫기 어렵다. 도쿄일렉트론(TEL)·램리서치 등이 개발한 TSV 장비는 주로 플라즈마를 이용한 식각(에칭) 방식으로 사용한다. 플라즈마 이온이 웨이퍼에 부딪히면서 구멍을 뚫어가는데 몇번 반복하면서 구멍 표면이 우둘투둘해져 전극의 신호가 균일하게 전달되지 못한다. 표면을 매끄럽게 만들기 위해 별도 코팅을 하면 구멍 크기가 작아지고 생산 비용도 올라간다.
35μm 두께의 얇은 웨이퍼를 쌓기 위해서는 별도로 보조 웨이퍼를 붙였다 적층 뒤 떼어내는 과정도 필요하다. 이 과정에서 불량률이 높아질 수 있다.
구조가 단순한 메모리 반도체에 비해 애플리케이션프로세서(AP) 등 시스템반도체 웨이퍼에 TSV를 구현하는 건 더 어렵다. 여러 설계자산(IP)이 집적된 칩 내부의 어디에 구멍을 내야 할지 정해야 하고 고가의 시스템반도체 칩과 메모리를 붙이다 불량이 나면 수익성 악화를 피할 수 없기 때문이다.
당장 수요가 없고 투자비가 많이 든다는 점도 출시 시기를 늦추게 한 요인이다. 마이크로서버·스마트패드 등 대용량·고집적 반도체가 필요한 시장 수요를 지금 출시된 개별 칩으로도 대응할 수 있기 때문이다. 장비 업계 관계자는 “반도체 소자업체들이 성능은 최고 사양으로 원하지만 장비 가격은 낮게 요구하고 있어서 기술 구현이 어렵다”고 말했다. 신기술을 도입하는 것보다 현재 상황을 유지하는 게 투자비용 대비 효율이 높다는 판단을 한 것으로 풀이된다.
이에 대해 삼성전자측은 “지금으로선 TSV 반도체 출시 시기를 확답하기 어렵다”고 밝혔다.
오은지기자 onz@etnews.com