삼성전자가 3나노미터(㎚) 최첨단 반도체 파운드리 설계 지원 인프라를 대폭 강화한다. 국내 팹리스도 '3㎚ 파운드리 생태계'에 빠르게 합류할 수 있도록 지원하겠다는 전략이다.
삼성전자는 18일 온라인으로 열린 '세이프 포럼 2021'에서 전자설계자동화(EDA) 툴을 80개 이상 늘려 고객사의 3㎚ 칩 설계를 지원한다고 발표했다. 최근 글로벌 3대 EDA 회사인 시높시스, 케이던스, 지멘스 등이 모두 삼성전자 3나노 공정 생태계에 합류했다. 3나노 공정은 차세대 트랜지스터 구조인 게이트올어라운드(GAA)를 세계 최초로 적용한다. 이 때문에 반도체 설계의 체계적 관리와 분석이 필요하다.
삼성전자는 팹리스 설계의 편의성도 높인다. 그동안 팹리스 자체 설계 환경과 삼성전자 통합 '클라우드 설계 플랫폼'(CDP)이 분리돼 이중작업을 하던 불편을 해소한다. CDP를 하이브리드 방식으로 고도화, 설계가 한 번에 이뤄지도록 할 방침이다. 또 3600여개 이르는 반도체 IP도 제공하고 첨단 2.5D, 3D 패키지 솔루션을 확보해서 팹리스의 반도체 개발 전 주기를 지원한다.
파운드리 설계 지원 인프라 강화는 급증하는 첨단 공정 수요에 대응하는 조치다. 최근 퀄컴, IBM, 구글 등 글로벌 팹리스뿐만 아니라 국내 반도체 스타트업과 중소 팹리스도 삼성전자의 첨단 공정을 활용하기 위해 몰리고 있다. 퓨리오사AI, 텔레칩스, 리벨리온이 대표적이다. 각사가 삼성전자 14나노, 8나노, 5나노 공정을 이용한 AI 및 차량용 반도체를 개발해 시장에서 주목받고 있다.
백준호 퓨리오사AI 대표는 “삼성전자 디자인솔루션파트너(DSP)인 세미파이브의 시스템온칩(SoC) 플랫폼을 통해 최고 성능의 AI 반도체를 설계, 글로벌 AI 반도체 시장에 빠르게 진입할 수 있었다”면서 “삼성의 파운드리 설계 지원 강화로 최고 레벨의 차기 AI 반도체 구현에도 속도를 낼 수 있을 것”이라고 기대했다. 업계에서는 삼성전자 파운드리 설계 지원 강화로 3나노 공정을 이용한 국내 팹리스도 등장할 것으로 전망했다.
이상현 삼성전자 파운드리사업부 전무는 포럼 기조연설에서 “삼성전자는 파운드리 협력사를 지원하는 세이프 프로그램의 지원자로서 혁신·지능·집적으로 나아가는 '퍼포먼스 플랫폼 2.0' 비전 실현을 주도하겠다”고 밝혔다.
세이프 포럼은 전자설계자동화(EDA)·설계자산(IP)·디자인솔루션파트너(DSP)·클라우드·패키지 등 삼성전자 파운드리를 둘러싼 협력 주체들의 모임으로, 올해 3회째를 맞았다.
김지웅기자 jw0316@etnews.com
