램리서치가 극자외선(EUV) 건식 레지스트 제조 방식과 식각 기술 혁신을 통해 반도체 집적화 한계를 돌파한다. 현지 고객사와 협업하는 글로벌 연구개발(R&D) 센터를 구축해 기술 혁신에도 속도를 낸다.
세샤 바라다라얀 램리서치 글로벌 R&D랩 총괄(수석부사장)은 19일 서울 서초구 엘타워에서 열린 '테크코리아 2022'에서 '협업을 통한 혁신 가속화'를 주제로 반도체 미세화 한계 극복과 산업 생태계 협업 방안에 대해 발표했다. 코로나19로 인해 사전 녹화 영상으로 연설했다.
반도체는 자율주행차, 인공지능(AI) 등 활용 범위가 확대되면서 요구 성능 역시 높아지고 있다. 반도체 업계는 한정된 크기에 높은 성능을 구현하는 구조 마련에 힘써왔다. 게이트와 채널의 접합면이 3개인 핀펫 트랜지스터 구조, 수직으로 적층한 3D 낸드메모리가 대표적이다.
세샤 바라다라얀 수석부사장은 집적도를 높이는 반도체 구조 개발 속도가 더욱 빨라질 것으로 예상했다. 세샤 바라다라얀 수석부사장은 “D램도 낸드처럼 3D 구조가 가능하도록 메모리 제조사와 협력하고 있다”며 “낸드는 300단 이상 적층 단수를 달성하도록 노력할 것”이라고 밝혔다.
세샤 바라다라얀 수석부사장은 트랜지스터 구조에 대해서는 “현재 핀펫 시대 후반부에 위치했다”고 진단한 뒤 “업계는 게이트올어라운드(GAA) 구조로 이동하고 있다”고 설명했다. GAA 구조 이후로는 2나노 공정에 포크시트, 1나노 공정에는 CFET 구조를 채택할 것으로 전망했다.
반도체 공정 미세화 추세에 맞춰 식각 기술 역시 정확도를 향상해왔다. 문제는 파운드리 공정, 낸드, D램 모두 집적도 혁신을 위해 구조 변경은 물론 소자 전환도 이뤄진다는 점이다.
세샤 바라다라얀 수석부사장은 “소자 전환에 맞춰 식각, 증착, 회로 분리 등에서도 혁신이 필요하다”고 설명했다. 이어 램리서치가 개발하는 기술을 소개했다.
우선 EUV 레지스트리 건식 방사법을 제시했다. 포토레지스트(PR)는 웨이퍼에 회로 모양을 새기는 감광제다. 그간 업계는 노광공정에서 액체 형태 PR를 분사하고 빛을 쐬는 습식 레지스트 방식 활용해왔다. 건식 레지스트는 증착 공정을 통해 박막을 생성한 후 회로패턴을 새긴다.
세샤 바라다라얀 수석부사장은 “공정 미세화에 따라 비용, 수율, 해상도 등에서 습식 레지스트를 활용하는 데 한계에 봉착했다”고 지적했다. 이어 “램리서치 건식 레지스트 방식은 원료를 5~10배 적게 사용하고 에너지 효율이 2배 높다”고 강조했다.
램리서치는 '선택적 식각'과 원자층 증착(ALD) 기술도 개발해 고집적화 시대에 대응한다. 선택적 식각은 평면 D램이 수직 구조로 변화함에 따라 실리콘 게르마늄(SiGe)과 같은 특정 원소만 정밀하게 제거하는 것이 핵심이다.
ALD 공정은 전도성 물질의 접촉면을 최대화함으로써 접촉 저항을 낮춘다. 세샤 바라다라얀 수석부사장은 “새로운 ALD 공정을 통해 다이와 웨이퍼 간 변동성을 줄인다”고 설명했다.
세샤 바라다라얀 수석부사장은 글로벌 R&D 네트워크 협력 방안도 선보였다. 지난 4월 경기 용인에 개관한 '램리서치 코리아테크놀로지센터'를 주요 사례로 들었다. 고객사 인근에 위치해 신속한 장비 제공은 물론 연구 협력이 실시간 가능한 점을 장점으로 꼽았다.
세샤 바라다라얀 수석부사장은 “미국, 유럽, 아시아에 위치한 R&D 연구소에 투자를 진행하고 있다”며 “협업을 통해 업계가 상상했던 것보다 훨씬 많은 일을 이루어낼 것”이라고 말했다.
송윤섭기자 sys@etnews.com
