[이슈분석] 메모리 초미세공정 'EUV'로 퀀텀점프

삼성전자, 업계 첫 EUV 전면 도입
4세대 10나노급 D램 내년 양산 선언
멀티 패터닝 작업 한 번으로 줄여
원가·시간 절감에 불량률 개선까지

[이슈분석] 메모리 초미세공정 'EUV'로 퀀텀점프

#메모리 반도체가 극자외선(EUV) 시대를 맞았다. 삼성전자가 D램에 EUV를 적용하는데 성공하고, 업계 최초로 차세대 D램에 EUV 공정을 전면 적용하겠다고 발표했다. EUV 기술은 반도체 미세화와 생산성 향상을 구현하기 위해 삼성전자가 내놓은 비장의 카드다. EUV는 기술 난도가 높고, 고가의 장비를 필요로 해 진입 장벽이 상당하다. 삼성전자뿐 아니라 SK하이닉스도 내년 초 양산을 목표로 EUV 연구에 박차를 가하고 있어 세계 D램 시장 1, 2위인 국내 반도체 기업이 EUV 메모리 시대를 선도할 채비에 들어갔다.

삼성전자는 최근 D램 기술 패러다임 전환의 신호탄을 쐈다. EUV 공정을 적용해 생산한 1세대(1x) 10나노급(1㎚ : 10억분의 1미터) DDR4(Double Data Rate 4) D램 모듈 100만개 이상을 공급해 글로벌 고객의 평가를 완료했다고 밝힌 것이다. 회사는 그러면서 내년부터는 4세대 10나노급 D램(1a)을 EUV로 본격 양산할 계획이라고 강조했다. 삼성은 4세대 10나노급 D램(1a) 생산을 위해 평택 메모리 공장에 EUV 전용 설비인 'P-EUV'를 갖추고 있다. 올 하반기 공사가 완료될 예정이다.

공사가 한창인 삼성 평택 캠퍼스(사진: 강해령 기자)
공사가 한창인 삼성 평택 캠퍼스(사진: 강해령 기자)

EUV는 최근 반도체 공정에서 가장 주목받는 기술이다. EUV는 웨이퍼에 반도체 회로를 찍어내는 노광 공정에서 사용되는 광원이다. 기존 노광 공정에서 사용됐던 광원은 불화아르곤(ArF)이다. EUV는 ArF보다 파장이 14분의 1에 불과해 더 미세한 회로를 정확하게 찍어낼 수 있는 것이 특징이다.

ASML EUV 노광장비 <사진=ASML>
ASML EUV 노광장비 <사진=ASML>

이 EUV 노광 공정을 구현할 수 있는 장비, 즉 노광기는 네덜란드 ASML이 유일하게 만든다. 공급사가 세계 한 곳뿐이고, 대당 가격이 1500억원을 훌쩍 넘는 초고가 장비다. 그러나 고성능 반도체에 대한 수요가 늘고, 고성능 반도체를 구현하기 위해서는 미세회로를 그려낼 수 있어야 해 EUV 장비 및 공정 기술은 필수가 됐다. 삼성전자가 D램에 EUV를 적용하려는 이유 또한 미세 공정 구현으로 고성능 D램을 만들기 위해서다.

D램은 수십 개 층(레이어)이 쌓여서 각 레이어 간 전기적 연결을 통해 정보를 빠르게 읽고 처리하는 반도체다. 업계에 따르면 삼성전자의 D램은 50~60개 레이어로 구성돼 있다. 각각의 레이어마다 특성이 다르다.

EUV는 50~60개가 되는 모든 레이어에 적용되지는 않는다. 업계에 따르면 삼성이 대량 생산을 준비 중인 4세대 10나노급 D램(1a)에서는 비트라인 레이어에만 EUV가 활용될 것으로 전해졌다.

D램 속에서 워드라인이 각종 정보를 기억하고 내보낼 준비는 하는 역할을 한다면, 비트라인은 데이터를 끄집어내 바깥으로 전송하는 역할을 하는 층이다. 60개 레이어 가운데 비트라인 회로구성이 가장 복잡해 난도가 높은 것으로 알려졌다.

이 공정에 EUV를 도입하면 생산 비용과 시간을 절감할 수 있는 것이 핵심이다. 그동안 업계에서는 비트라인 회로를 만들어내기 위해 ArF 노광 장비로 '멀티 패터닝' 작업을 해왔다. 비슷한 위치에 회로 모양을 2회 이상 찍어내서 마치 벤다이어그램처럼 교집합이 생기는 얇은 부분을 회로로 쓰는 방식이다. 그러나 똑같은 공정을 반복해야 하는 이 방법은 생산 비용과 시간이 상당히 많이 드는 것이 단점이었다.

EUV 공정을 활용하면 한 번의 패터닝(싱글 패터닝)으로 작업을 끝낼 수 있어 생산성이 대폭 개선된다. 삼성전자 관계자는 “12인치 웨이퍼 기준 1x D램 공정보다 EUV를 적용한 1a 공정 생산성이 2배 더 높다”고 설명했다.

EUV는 수율 개선에도 큰 영향을 미친다. 한 반도체 전문가는 “EUV 시스템 비용이 높더라도 공정 스텝 수가 줄어들어서 원가 절감에 도움이 된다”면서 “여러 번 하던 공정을 단 한 번으로 줄이면서 파티클(이물질) 이슈나 수율 하락 요인을 최소화할 수 있다”고 전했다.

앞으로 10나노급 D램은 1a, 1b, 1c 등으로 점차 미세화한다. 업계에서는 삼성전자가 차세대 D램에서 2~3개 레이어에 EUV 공정을 도입할 것으로 예상했다.

업계 관계자는 “실리콘 웨이퍼에서 처음으로 소자가 형성되기 위한 영역인 '액티브' 노광과 워드라인을 형성할 때 필요한 '게이트' 노광 작업에 EUV가 도입될 가능성이 크다”고 전했다.

D램에 EUV 공정을 적용하려는 시도는 SK하이닉스에서도 추진되고 있다. SK하이닉스는 내년 초 1a D램 양산에 EUV 공정을 적용하는 것을 목표로 연구·개발을 진행 중이다. SK하이닉스는 지난해 10월 열린 3분기 실적 콘퍼런스 콜에서 “D램에서의 EUV 공정은 1a 제품부터 양산 적용될 예정”이라며 “2021년 초를 목표로 개발 진행되고 있다”고 밝혔다. 그러면서 “1b급 D램 개발 완료 시점은 2022년이고, EUV 적용 레이어를 더 확대할 것"이라고 덧붙였다.

현재 SK하이닉스 이천캠퍼스에는 2대가량의 EUV 노광기가 배치돼 있는 것으로 알려졌다. SK하이닉스가 차세대 D램 생산 기지로 점찍은 M16이 연내 완공되면, 공장 내 EUV 관련 설비가 설치될 가능성이 짙다. 전문가들은 SK하이닉스가 삼성전자와 마찬가지로 ArF 장비로는 구현하기 까다로운 레이어부터 EUV를 도입할 것으로 예상했다.

SK하이닉스 이천캠퍼스 전경.<사진=SK하이닉스>
SK하이닉스 이천캠퍼스 전경.<사진=SK하이닉스>

강해령기자 kang@etnews.com